专利名称：像素结构的制作方法
技术领域：
本发明是有关于一种像素结构的制作方法，且特别是有关于一种使用较少光掩膜的像素结构的制作方法。
背景技术：
随着现代视频技术的进步，各式显示器已被大量地使用于手机、笔记型计算机、数字相机及个人数字助理(personal digital assistant，PDA)等消费性电子产品的显示屏幕上。在这些显示器中，由于液晶显示器(liquid crystaldisplay，LCD)及有机电激发光显示器(organic electroluminescence display，OELD)具有重量轻、体积小及耗电量低等优点，使得其成为市场上的主流。无论是液晶显示器或是有机电激发光显示器，其制作过程均包括以半导体工艺在基板上形成像素结构阵列。
图1A至图1G显示已知的一种像素结构的制造方法的剖面流程图。请先参照图1A，首先利用一第一光掩膜(未显示)在一基板10上形成一栅极(gate)20。请参照图1B，接着在基板10上形成一第一介电层30以覆盖栅极20。请参照图1C，利用一第二光掩膜(未显示)在第一介电层30上形成一沟道层40。请参照图1D，然后利用一第三光掩膜(未显示)在沟道层(channel)40上方形成一源极(source)50以及一漏极(drain)60。请参照图1E，在基板10上形成一第二介电层70以覆盖沟道层40、源极50以及漏极60。请参照图1F，利用一第四光掩膜(未显示)在第二介电层70上制作一接触孔H。请参照图1G，然后利用一第五光掩膜(未显示)在第二介电层70上形成一像素电极80，此像素电极80是部分填入接触孔H中而与漏极60电性连接。如此，像素结构90便大致完成。
由于上述的像素结构90的制作是采用五道光掩膜的工艺，因此制作步骤较多，制作时间较长。而由于制作步骤较多且制作时间较长，像素结构90产生缺陷的机会便会较高。如此将会使生产效率降低。此外，像素结构90的制作是采用较多的制作步骤且花费较长的制作时间，因此像素结构90的生产成本也较高。
发明内容
有鉴于此，本发明的目的是提供一种能以较少光掩膜制作像素结构的像素结构的制作方法。
本发明的另一目的是提供一种像素结构的制作方法，以减少制作像素结构所需的光掩膜数目。
为达到上述或是其它目的，本发明提出一种像素结构的制作方法，此像素结构的制作方法包括下列步骤首先，在一基板上形成一第一导体层；利用一第一光掩膜图案化此第一导体层，以形成一栅极；接着，在基板上形成一介电层，以覆盖栅极；在介电层上依序形成一半导体材料层与一第二导体层；然后，利用一第二光掩膜图案化第二导体层，以形成一像素电极；再次利用第一光掩膜在基板上形成一图案化光刻胶层，以保护栅极上方的半导体材料层；之后，以像素电极与图案化光刻胶层为掩膜图案化半导体材料层，以形成一半导体层；移除图案化光刻胶层；然后，在基板上形成一第三导体层；利用一第三光掩膜图案化第三导体层，以形成一源极/漏极，其中漏极电性连接于像素电极。
依照本发明一实施例，在形成半导体层的步骤中，更包括以像素电极与图案化光刻胶层为掩膜图案化介电层，以暴露出部分基板。
依照本发明一实施例，在形成像素电极时，更包括形成一接触孔，暴露部分半导体材料层，而在形成半导体层之后，接触孔暴露出部分介电层。
依照本发明一实施例，形成半导体材料层之后，更包括在半导体材料层上形成一欧姆接触层(ohmic contact)，且在像素电极形成之后，更包括图案化此欧姆接触层，以暴露部分半导体材料层。
本发明另提出一种像素结构的制作方法，此像素结构的制作方法包括下列步骤首先，在一基板上形成一第一导体层；利用一第一光掩膜图案化此第一导体层，以形成一栅极；接着，在基板上形成一介电层，以覆盖栅极；在介电层上形成一半导体材料层；再次利用第一光掩膜图案化半导体材料层，以在介电层上形成一半导体层；之后，在基板上形成一第二导体层；利用一第二光掩膜图案化第二导体层，以在基板上形成一源极/漏极；然后，在基板上形成一第三导体层；利用一第三光掩膜图案化第三导体层，以在基板上形成一像素电极，其中像素电极电性连接于漏极。
依照本发明一实施例，图案化半导体材料层的步骤包括下列过程首先，使用第一光掩膜在半导体材料层上形成一图案化光刻胶层；以图案化光刻胶层为掩膜图案化半导体材料层，以形成半导体层；然后，移除图案化光刻胶层；此外，在形成半导体材料层之后，更包括在半导体材料层上形成一欧姆接触层，且在图案化半导体材料层之前，更包括以图案化光刻胶层为掩膜图案化此欧姆接触层。
依照本发明一实施例，在形成源极/漏极的步骤中，更包括以源极/漏极为掩膜图案化介电层，以暴露出部分基板。
综上所述，本发明提出的像素结构的制作方法采用四道光掩膜的工艺制作像素结构，且其中两道光掩膜的工艺采用相同的光掩膜，如此不但可节省制作光掩膜的费用，也缩短像素结构的制作时间、减少像素结构的制作成本，更由于制作像素结构的工艺较少，进而使生产优良率提高。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1A至图1G显示一种已知的像素结构的制造过程的剖面流程图。
图2A图2N显示第一实施例的像素结构的制作方法的剖面流程图。
图3A至图3C分别显示了不同的端子部结构。
图4A至图4G显示第二实施例的像素结构的制作方法的剖面流程图。
图5A至图5C分别显示了不同的端子部结构。
主要组件符号说明10基板20、112栅极30第一介电层40沟道层50、182、532源极60、184、534漏极70第二介电层80、152、552像素电极90、100、500像素结构H接触孔110第一导体层120、122、162、192、542、562光刻胶层130介电层140、510半导体材料层142、512半导体层150、530第二导体层172、522图案化光刻胶层180、550第三导体层210、220、310、410、610、710、810、820金属导线230、320、420、620、720透明导线L1、L2欧姆接触层M1第一光掩膜
M2、M4第二光掩膜M3、M5第三光掩膜具体实施方式
第一实施例图2A至图2N显示第一实施例的像素结构的制作方法的剖面流程图。请先参照图2A至图2D，本实施例的像素结构的制作方法可用于制作具有底栅极(bottom gate)的薄膜晶体管的像素结构，此制作方法包括下列步骤首先，利用一第一光掩膜M1在一基板10上形成一栅极112。此基板10例如为玻璃基板、石英基板或是其它适当材料的基板。如图2A所示，形成栅极112的方法例如是，先在基板10上以物理气相沉积法(physical vapordeposition，PVD)(溅镀、蒸镀等适当方法)沉积一第一导体层110，此第一导体层110的材质例如为铝(Al)、钼(Mo)、氮化钼(MoN)、钛(Ti)、氮化钛(TiN)、铬(Cr)、氮化铬(CrN)或是其它适当材质。在一实施例中，第一导体层110例如为氮化钛/铝/钛/氮化钛的材料层，铝的厚度例如介于500至1000埃(angstrom)之间，钛以及氮化钛的厚度例如介于300至1000埃之间。然后，再在此第一导体层110上涂布一光刻胶层120，此光刻胶层120例如为负型光阻。
如图2B所示，之后利用第一光掩膜M1对光刻胶层120进行曝光工艺与显影工艺以形成光刻胶层122。接着，如图2C所示，以光刻胶层122为掩膜，进行干刻蚀(dry etching)或是湿刻蚀(wet etching)工艺以移除未被光刻胶层122所覆盖的第一导体层110。如此，栅极112便可被形成。如图2D所示，在栅极112形成之后，接着对光刻胶层122进行剥膜工艺(stripprocess)以移除此光刻胶层122。
请参照图2E，然后，在基板10上形成一介电层130，以覆盖栅极112。此介电层130例如是采用电浆增强式化学气相沉积法(plasma enhancedchemical vapor deposition，PECVD)以小于摄氏300度的条件长成，或是采用其它适当的方法形成。此外，此介电层130的材质例如为氮化硅(SiNx)、硅氧化物(SiOx)、硅氧氮化物(SiOxNy)或其它适当材料，而介电层130的厚度例如介于1500至3000埃之间。
请参照图2F，在形成介电层130后，接着就在介电层130上依序形成一半导体材料层140与一第二导体层150。在本实施例中，为了提高电性质，在形成半导体材料层140之后，也可以在半导体材料层140上形成一欧姆接触层L1，但本发明并不限定需形成欧姆接触层L1。形成半导体材料层140的方法例如是采用化学气相沉积法或是其它适当的方法，而此半导体材料层140的材质例如为非晶硅(amorphous silicon，α-Si)、多晶硅(poly silicon)或是其它适当材料。形成欧姆接触层L1的方法例如是采用化学气相沉积法或是其它适当的方法，而欧姆接触层L1的材质例如为N型掺杂非晶硅(Ntype doped amorphous silicon)或是其它适当材料。形成第二导体层150的方法例如是采用真空溅镀或是其它适当的方法，而此第二导体层150的材质例如为铟锡氧化物(indium tin oxide ITO)、铟锌氧化物(indium zinc oxide，IZO)或是其它适当材质。
请参照图2G至图2I，然后，利用一第二光掩膜M2将第二导体层150图案化，以形成一像素电极152。如图2G所示，形成此像素电极152的方法例如是先在第二导体层150上涂布一光刻胶层(未显示)，并利用第二光掩膜M2对此光刻胶层进行曝光工艺与显影工艺，以形成一光刻胶层162。接着，如图2H所示，以光刻胶层162为掩膜，对第二导体层150进行刻蚀工艺，以形成像素电极152。在像素电极152形成时，一接触孔H也会同时形成，此接触孔H暴露部分半导体材料层140。如图2I所示，在像素电极152形成之后，先进行干刻蚀工艺将欧姆接触层L1图案化，再进行剥膜工艺以移除光刻胶层162。特别要注意的是，在本实施例中，接触孔H虽是与像素电极152同时形成，但在其它实施例中，接触孔H不一定要与像素电极152同时形成，且也并非必要构件。
请参照图2J，接着再次利用第一光掩膜M1在基板10上形成一图案化光刻胶层172，以保护栅极112上方的半导体材料层140。其中，形成图案化光刻胶层172的方法是，先在半导体材料层140以及像素电极152上涂布一光刻胶层(未显示)。然后，利用第一光掩膜M1对此光刻胶层进行曝光工艺与显影工艺，以形成图案化光刻胶层172。
请参照图2K与图2L，然后，以像素电极152以及图案化光刻胶层172为掩膜，将半导体材料层140图案化，以形成一半导体层142。其中，形成半导体层142的方法例如是进行干刻蚀或湿刻蚀工艺将半导体材料层140图案化。在半导体层142形成之后，接触孔H会暴露出部分介电层130。接着，以像素电极152与图案化光刻胶层172为掩膜进行刻蚀工艺，将介电层130图案化，以暴露部分基板10。之后，如图2L所示，进行剥膜工艺移除图案化光刻胶层172。也需注意的是，在其它实施例中，并不限定要进行图案化介电层130的刻蚀工艺。
请参照图2M至图2N，最后，利用一第三光掩膜M3在基板10上形成源极182以及漏极184。其中，如图2M所示，形成源极182与漏极184的方法是，先在基板10上沉积一层第三导体层180，以覆盖半导体层142、像素电极152以及部分基板10。然后，在第三导体层180上涂布一光刻胶层(未显示)。利用第三光掩膜M3对此光刻胶层进行曝光工艺与显影工艺以形成光刻胶层192。如图2N所示，以光刻胶层192为掩膜，进行刻蚀工艺刻蚀掉部分第三导体层180并移除光刻胶层192，以形成源极182与漏极184。此时，薄膜晶体管T1即形成，而此薄膜晶体管T1的漏极184是与像素电极152电性相连。在完成上述步骤后，像素结构100便可被完成。
相较于已知技术采用五道光掩膜的工艺，由于本实施例的像素结构的制作方法使用四道光掩膜的工艺，其中两道光掩膜的工艺使用相同的光掩膜，因此本实施例的像素结构的制作方法可以节省制作光掩膜的费用。此外，也由于制作像素结构的工艺较少，进而使生产良率提高。另外，利用本实施例的像素结构的制作方法可快速地制作像素结构，并大幅降低像素结构的制作成本。
本实施例的像素结构的制作方法除了用于制作像素结构100以外，也可用于制作端子部结构。图3A至图3C分别显示了不同的端子部结构200、300、400，这些端子部结构200、300、400例如是可用于一主动元件阵列基板(未显示)的接线区，以作为接合垫、短路环(inner short ring)或是其它的元件。此外，端子部结构200、300、400的形式依据光掩膜的设计而有所不同。值得注意的是，端子部结构200的金属导线210、220以及透明导线230是分别与像素结构100的栅极112、源极182以及像素电极152同时形成的。类似地，端子结构300的金属导线310以及透明导线320是与像素结构100的栅极112以及像素电极152同时形成的；端子结构400的金属导线410以及透明导线420是与像素结构100的源极152以及像素电极152同时形成的。
第二实施例图4A至图4G显示第二实施例的像素结构的制作方法的剖面流程图。请先参照图4A，本实施例的像素结构的制作方法包括下列步骤。首先，利用一第一光掩膜M1在一基板10上形成一栅极112，且在基板10上形成一介电层130，以覆盖栅极112。其中，第一光掩膜M1以及基板10与第一实施例中所述相同，而栅极112与介电层130的形成方法、形成材料以及厚度也与第一实施例中所述相同。
请参照图4B至图4E，然后，再次利用第一光掩膜M1在介电层130上形成一半导体层512。其中，形成半导体层512的方法包括下列步骤。首先，如图4B所示，形成半导体层512的方法是先在介电层130上形成一半导体材料层510，并在半导体材料层510上涂布一光刻胶层(未显示)，并且使用第一光掩膜M1对此光刻胶层进行曝光工艺与显影工艺，以形成一图案化光刻胶层522。接着，如图4C所示，以图案化光刻胶层522为掩膜进行刻蚀工艺，将半导体材料层510图案化，以形成半导体层512。之后，进行剥膜工艺以移除图案化光刻胶层522。值得注意的是，在形成半导体材料层510之后，本实施例的像素结构的制作方法更包括在半导体材料层510上形成一欧姆接触层L2，且在将半导体材料层510图案化之前，本实施例的像素结构的制作方法更包括以图案化光刻胶层522为掩膜进行刻蚀工艺，将欧姆接触层L2图案化。
请参照图4D至图4E，然后，利用一第二光掩膜M4在基板上形成源极532与漏极534。如图4D所示，形成源极532与漏极534的方法是，先在介电层130与半导体层512上沉积一第二导体层530，并在第二导体层530上涂布一光刻胶层(未显示)。利用第二光掩膜M4对此光刻胶层进行曝光工艺与显影工艺，以形成光刻胶层542。接着，如图4E所示，以光刻胶层542作为掩膜进行刻蚀工艺，以移除部分第二导体层530而形成源极532与漏极534。在形成源极532与漏极534之后，进行剥膜工艺以移除光刻胶层542。值得一提的是，在形成源极532与漏极534的步骤中，更包括以源极532与漏极534为掩膜进行刻蚀工艺，以使介电层130图案化并暴露出部分基板10。需注意的是，在其它实施例中，并不限定要进行图案化介电层130的刻蚀工艺。
请参照图4F至图4G，利用一第三光掩膜M5在基板10上形成一像素电极552，此像素电极552与漏极534电性相连。如图4F所示，形成像素电极552的方法是，先在基板10上沉积一层第三导电层550以覆盖源极532、漏极534与半导体层512，并且在第三导电层550上形成一光刻胶层(未显示)。然后，利用第三光掩膜M5对此光刻胶层进行曝光工艺与显影工艺，以形成光刻胶层562。接着，如图4G所示，以光刻胶层562作为掩膜进行刻蚀工艺，以移除部分第三导电层550而形成像素电极552。然后，在像素电极552形成之后，进行剥膜工艺以移除光刻胶层562。如此，像素结构500便可被制作出。
类似于第一实施例，本实施例的像素结构的制作方法也是使用四道光掩膜的工艺，且其中两道光掩膜的工艺采用相同的光掩膜。因此利用本实施例的像素结构的制作方法也可更快速地制作出像素结构，达到降低像素结构的制作成本以及节省制作光掩膜的费用功效。
本实施例的像素结构的制作方法也可用于制作端子部结构。图5A至图5C分别显示了不同的端子部结构600、700、800。值得注意的是，端子部结构600的金属导线610以及透明导线620是分别与像素结构500的栅极112以及像素电极552同时形成的。类似地，端子结构700的金属导线710以及透明导线720是与像素结构500的源极532以及像素电极552同时形成的；端子结构800的金属导线810、820是分别与像素结构500的栅极112、源极552同时形成的。
综上所述，本发明所提出的像素结构的制作方法至少具有下列优点一、本发明提出的像素结构的制作方法采用四道光掩膜的工艺制作像素结构，其中两道光掩膜的工艺采用的相同的光掩膜，因此可省去制作光掩膜的费用。
二、本发明提出的像素结构的制作方法采用四道光掩膜的工艺制作像素结构，可使像素结构的制作时间缩短并减少像素结构的制作成本。
三、由于制作像素结构的工艺较少，制作像素结构时所产生缺陷也较少，因此可使生产优良率提高。
四、本发明的像素结构的制作方法与现有的工艺兼容，因此无须增加额外的工艺设备。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。
权利要求
1.一种像素结构的制作方法，其特征在于包括在一基板上形成一第一导体层；利用一第一光掩膜图案化所述第一导体层，以形成一栅极；在所述基板上形成一介电层，以覆盖所述栅极；在所述介电层上依序形成一半导体材料层与一第二导体层；利用一第二光掩膜图案化所述第二导体层，以形成一像素电极；利用所述第一光掩膜在所述基板上形成一图案化光刻胶层，以保护所述栅极上方的所述半导体材料层；以所述像素电极与所述图案化光刻胶层为掩膜图案化所述半导体材料层，以形成一半导体层；移除所述图案化光刻胶层；在所述基板上形成一第三导体层；以及利用一第三光掩膜图案化所述第三导体层，以形成一源极/漏极，其中所述漏极电性连接于所述像素电极。
2.如权利要求1所述的像素结构的制作方法，其中在形成半导体层的步骤中，更包括以像素电极与图案化光刻胶层为掩膜图案化介电层，以暴露出部分基板。
3.如权利要求1所述的像素结构的制作方法，其特征在于，在形成所述像素电极时，更包括形成一接触孔，暴露部分所述半导体材料层，而在形成所述半导体层之后，该接触孔暴露出部分所述介电层。
4.如权利要求1所述的像素结构的制作方法，其特征在于，形成所述半导体材料层之后，更包括在所述半导体材料层上形成一欧姆接触层，且在所述像素电极形成之后，更包括图案化所述欧姆接触层，以暴露部分所述半导体材料层。
5.一种像素结构的制作方法，其特征在于包括在一基板上形成一第一导体层；利用一第一光掩膜图案化所述第一导体层，以形成一栅极；在所述基板上形成一介电层，以覆盖所述栅极；在所述介电层上形成一半导体材料层；利用所述第一光掩膜图案化所述半导体材料层，以在所述介电层上形成一半导体层；在所述基板上形成一第二导体层；利用一第二光掩膜图案化所述第二导体层，以在所述基板上形成一源极/漏极；在所述基板上形成一第三导体层；以及利用一第三光掩膜图案化所述第三导体层，以在所述基板上形成一像素电极，其中所述像素电极电性连接于所述漏极。
6.如权利要求5所述的像素结构的制作方法，其特征在于，图案化所述半导体材料层的步骤包括使用所述第一光掩膜在所述半导体材料层上形成一图案化光刻胶层；以所述图案化光刻胶层为掩膜图案化所述半导体材料层，以形成所述半导体层；以及移除所述图案化光刻胶层。
7.如权利要求6所述的像素结构的制作方法，其特征在于，在形成所述半导体材料层之后，更包括在所述半导体材料层上形成一欧姆接触层，且在图案化所述半导体材料层之前，更包括以所述图案化光刻胶层为掩膜图案化所述欧姆接触层。
8.如权利要求5所述的像素结构的制作方法，其特征在于，在形成所述源极/漏极的步骤中，更包括以该源极/漏极为掩膜图案化所述介电层，以暴露出部分所述基板。
全文摘要
一种像素结构的制作方法，包括在一基板上形成一第一导体层；利用一第一光掩膜图案化此第一导体层，以形成一栅极；在基板上形成一介电层，以覆盖栅极；在介电层上依序形成一半导体材料层与一第二导体层；利用一第二光掩膜图案化第二导体层，以形成一像素电极；再次利用第一光掩膜在基板上形成一图案化光刻胶层，以保护栅极上方的半导体材料层；以像素电极与图案化光刻胶层为掩膜图案化半导体材料层，以形成一半导体层；移除图案化光刻胶层；在基板上形成一第三导体层；利用一第三光掩膜图案化第三导体层，以形成一源极/漏极，其中漏极电性连接于像素电极。该方法节省了制作光掩膜的费用，缩短了像素结构的制作时间及成本，进而提供了生产良率。
文档编号G02F1/136GK1828872SQ20061000338
公开日2006年9月6日 申请日期2006年2月7日 优先权日2006年2月7日
发明者李奕纬, 朱庆云 申请人:广辉电子股份有限公司