专利名称：包括除去光刻胶的等离子体灰化处理的形成半导体器件的方法
技术领域：
本发明涉及一种形成半导体器件的方法，该方法包括除去光刻胶的等离子体灰化处理，更具体而言，涉及一种适用于在半导体器件中形成具有圆柱结构的MIM(金属-绝缘体-金属)电容器的方法。
背景技术：
通过采用减小设计规则，DRAM装置具有日益增加的存储单元。这种减小设计规则必然减小每个存储单元的占有面积，并且因此需要减小在存储单元中所使用的堆叠电容器的占有面积，而不降低其电容量。为了获得减小的占有面积和仍然较大的电容量，通常使用圆柱形电容器作为存储单元中存储数据的堆叠电容器。
图10显示了一种如在专利出版物JP-2002-110674A中所述的常规圆柱形电容器。这种圆柱形电容器36包括在底部和在厚绝缘膜28上形成的圆柱孔29的侧壁形成的底电极30，在其上形成的电容器绝缘膜32和用电容器绝缘膜32的干涉的、对着底电极30的上电极33。
在圆柱形电容器36的制备中，将构成(configuring)底电极30的导电膜沉积在包括圆柱孔29表面的整个表面上，随后将光刻胶嵌入在该导电膜上的圆柱孔29中。深蚀刻(etch-back)在绝缘膜28顶面上的导电膜的顶部部分，然后除去嵌入在圆柱孔29中的光刻胶，和在其上连续地沉积电容器绝缘膜32和上电极33。
作为常规圆柱形电容器，通常使用MIS(金属-绝缘体-半导体)电容器，其中底电极用多晶硅制成。在MIS电容器中，通过使用含氧气体例如O2，O3，H2O，N2O和CH3OH的等离子体增强灰化处理(下文，称作等离子体灰化处理)进行光刻胶的除去。等离子体灰化处理使底电极的表面氧化并且在其上形成氧化硅膜。可以使用蚀刻剂选择性地除去该氧化硅膜。
最近，采用一种MIM电容器，代替MIS电容器，作为提高圆柱形电容器电容量的圆柱形电容器。该MIM电容器包括，例如，由金属氮化物例如TiN制成的底电极，由AlOx制成的电容器绝缘膜和具有包括TiN膜和钨(W)膜的双层结构的上电极。
该电容器的电容量C通常表示为C＝ε×S/d，其中ε，S和d分别为介电常数，电极的面积和电容器绝缘膜的厚度(或电极之间的距离)。在MIM电容器中，底电极比在MIS电容器中的底电极更少被氧化，以确保电极之间的较小距离。与MIS电容器相比，这增加了MIM电容器的电容量。例如，在专利出版物JP-2004-247559A中描述了所述的MIM电容器。
由本发明人指出的是，在MIM电容器的制备中用于除去光刻胶的等离子体灰化处理可以涉及其电容量的降低，原因在于含氧气体的高活性，这在底电极的表面上产生氧化膜例如TiOx膜。在这种情况下，没有从MIM电容器中的底电极的表面除去TiOx膜的有效技术。
发明内容
本发明的一个目的是提供一种通过抑制在等离子体灰化处理中底电极的氧化而形成半导体器件的方法，所述的半导体器件包括具有较高电容量的MIM电容器。
本发明提供一种制备半导体器件的方法，该方法包括以下步骤在半导体衬底的表面形成绝缘膜；在该绝缘膜中形成沟槽；在包括沟槽的表面的绝缘膜上形成一层金属氮化物膜；至少在金属氮化物膜上的沟槽内形成光刻胶膜；除去在绝缘膜上的部分金属氮化物膜；和通过使用无氧气体的等离子体的等离子体增强灰化处理，除去所述的光刻胶膜，所述的非氧气体中不包括氧。
根据本发明，在灰化处理中无氧气体防止了底电极的氧化，因此抑制了金属氮化物膜的膜质量的降低。
优选无氧气体包括N2，NH3，H2或N2与H2的混合物。为了降低底层金属氮化物膜中的晶体缺陷的数量，最优选N2。如果应用于MIM圆柱形电容器中，晶体缺陷的降低改善了底电极和电容器绝缘膜之间的界面。这改善了电容器绝缘膜的膜质量。
还优选在等离子体增强灰化处理中，将无氧气体朝着半导体衬底的表面在与其垂直的方向上加速。这可使等离子体有效地到达沟槽的底部，抑制了光刻胶残余物的出现。在这种情况下，还优选用150瓦特或更高的偏压功率加速无氧气体。
沟槽可以是纵横比为15或更大的圆柱孔。金属氮化物膜和绝缘膜可以在具有电容器绝缘膜上的上电极的电容器中分别用作底电极和电容器绝缘膜。
还优选所述的方法在光刻胶的除去步骤之后还包括以下步骤将半导体衬底冷却到100度或更低的温度，并且将金属氧化物膜暴露于大气中。这些步骤进一步抑制了金属氮化物膜的氧化。
还优选金属氮化物膜包括TiN、TaN和WN中的一种。在这种情况下，该方法在金属氮化物形成步骤和光刻胶膜形成步骤之间还包括在金属氮化物膜上形成金属氧化物膜的步骤。与其它导电材料相比，金属氮化物膜更不容易氧化。金属氧化物膜可以包括Al2O3、HfO2、HfAlO和钛酸钡中的至少一种。可以将本发明的方法适用于形成MIM电容器。
图1A是通过根据本发明的一个实施方案的方法制备的DRAM装置的剖视图。
图1B是图1A的DRAM装置沿着图1A中线B-B的剖视图。
图2至7是显示所述实施方案的方法的顺序步骤，所述的顺序步骤在图1A和1B中所显示的步骤之后。
图8是在所述实施方案的方法中所使用的等离子体灰化系统的剖视图。
图9是显示在所述实施方案的方法中偏压功率和灰化速率之间关系的图表。
图10是常规DRAM装置在其制备步骤中的剖视图。
图11是示意性地显示常规技术中缺陷的剖视图。
具体实施例方式
现在本发明参考基于其优选实施方案的附图来更详细描述。图1A显示了根据本发明实施方案制备的半导体器件的制造过程中的一个步骤，所述半导体器件被构成为DRAM装置。图1B是沿着图1A中线B-B的剖视图。
在DRAM装置的制造中，如图1A和1B所示，在硅衬底11的表面上形成的隔离沟槽中形成元件隔离膜12，从而将硅衬底11的区域隔离成多个细长元件成形区域。随后，采用热氧化技术氧化硅衬底11的表面，从而形成由SiO2制成的栅极绝缘膜13。其后，通过采用CVD(化学气相沉积)技术将栅极电极14和Si3N4膜15的材料连续地沉积在栅极绝缘膜13上。栅极电极14可以包括采用PVD(物理气相沉积)技术形成的金属膜。例如，栅极电极14可以包括如从其底部角度观察的无定形硅膜，钨(W)膜和氮化钨(WN)膜。
然后在Si3N4膜15上形成光刻胶膜(没有显示)，和然后采用光刻和蚀刻技术形成图案，以形成具有栅极电极图案的光刻胶掩模。然后采用光刻胶掩模作为蚀刻掩模的各向异性蚀刻技术，将Si3N4膜15形成图案，从而形成硬掩模15。然后采用硬掩模15作为蚀刻掩模，进行另一各向异性蚀刻步骤，从而将栅极电极14材料形成图案，以形成栅极电极14。在这个实施方案中，如从垂直方向观察，细长元件成形区域在它们之间以45度的角度横过栅极电极14。
随后，采用硬掩模15作为注入掩模，进行离子注入，从而形成源极/漏极扩散区域16a和16b。栅极绝缘膜13、栅极电极14、源极/漏极扩散区域16a和16b构成MOSFET。其后，将Si3N4膜沉积在整个表面上，接着对其进行深蚀刻，以在栅极电极14和硬掩模15的两侧上形成侧壁膜17。
随后，通过采用CVD技术，接着在高温下的热退火步骤，将BPSG(硼磷硅酸盐玻璃)膜18沉积在整个表面。热退火步骤用BPSG膜18填充了在相邻的栅极电极14之间形成的窄间隙。其后，进行蚀刻工序，以形成穿过BPSG膜18和栅极绝缘膜13直到源极/漏极扩散区域16a和16b的接触孔19。然后用多晶硅填充该接触孔19，在那里形成接触插塞20。
然后将SiO2膜21沉积在BPSG膜18上，接着形成暴露接触插塞20顶部的通孔22a，22b。然后，在用TiN膜覆盖通孔22a的内表面后，用钨填充通孔22a，从而形成转接插塞23a，23b。转接插塞23a通过接触插塞20与各自源极扩散区域16a连接，而插塞23b通过接触插塞20与各自漏极扩散区域16b连接。
随后，在转接插塞23a的顶部和SiO2膜24上形成钨位线24，接着形成另一SiO2膜25。在另一SiO2膜25中形成通孔26，并且用多晶硅填充，以在其中形成转接插塞27。这样，得到图1A和1B中所显示的结构。后续相续显示于图2至7中。
然后在SiO2膜25上形成厚度为50至100nm的Si3O4膜(没有显示)，接着通过采用等离子体增强的CVD技术在其上沉积另一SiO2膜28直到厚度为3000nm。SiO2膜28的厚度等于圆柱孔的理想深度。
随后，在SiO2膜28上沉积无定形碳膜(没有显示)直到厚度为600至1000nm，接着在其上沉积包括20nm厚的SiON膜和80nm厚的SiO2膜的盖膜。盖膜的总厚度为约100nm。然后在盖膜的SiO2膜上形成具有用于圆柱孔的图案的光刻胶掩模。
随后，采用光刻胶掩模进行各向异性蚀刻工序，将盖膜和无定形碳膜形成图案，从而形成硬掩模。其后，采用该硬掩模进行另一各向异性蚀刻，以将SiO2膜28形成图案，从而在其中形成圆柱孔29。在这蚀刻中，在SiO2膜25上形成的Si3O4膜用作蚀刻停止剂。然后，如图2所示，通过灰化或清洗除去蚀刻后的硬掩模和残余物。
随后，如图3所示，然后采用CVD技术在圆柱孔29包括底部和侧壁的整个表面，形成均匀厚度的TiN膜30a。在一个备选方案中，取而代之的是，可以形成金属氮化物膜例如TaN或WN膜。其后，如图4所示，将光刻胶31嵌入TiN膜30a上的圆柱孔29中，接着通过采用各向异性干蚀刻在SiO2膜28上蚀刻部分TiN膜30a，从而形成底电极30。在这各向异性干蚀刻中，硬化光刻胶31的顶部31a，如图5所示。
随后，如图6所示，通过采用其中不含氧气的无氧气体的等离子体灰化处理，从圆柱孔29的内部除去光刻胶31。在这实施方案中，将流量分别为500sccm和15sccm的N2和H2气的混合物作为无氧气体供给至灰化系统。将该灰化系统的内部压力维持在1托。在垂直于硅衬底11表面的方向上加速无氧气体的等离子体。该等离子体蚀刻采用用于在等离子体系统中产生等离子体的3000瓦特的电源功率，并且采用用于加速等离子体的180瓦特的偏压功率。将衬底温度维持在250℃。
图8显示了可以用于上面工序中的灰化系统。该灰化系统为表面波等离子体源(SWP)类型，并且包括具有进气口42和出气口43的室41，其被连接到用于室41抽真空的真空泵44。箭头45指示气体流动的方向。
室41在其中容纳其上固定硅晶片(或硅衬底)的基座46，和对着在基座46上的硅晶片的上电极47。基座46在其中容纳扁平底电极48和加热器(没有显示)。上电极47由介电物质例如AlN或石英制成，而底电极48由金属例如铝制成。电极47和48两者都为扁平型，并且分别连接到电源49和50。
在灰化过程中，将气体通过进气口42加入到室41，并且电源49和50分别供应高频率的电功率给电极47和48。在上电极47内产生驻电磁波，从上电极47发射电磁波以激发气体，并因此在上电极47的表面附近产生等离子体51。在上电极47和底电极48之间所施用的电压加速了等离子体51在垂直于硅晶片11表面方向上的运动。可以用加热器加热硅晶片11。
在完成等离子体灰化处理并且将衬底温度降低至100℃或更低以后，将硅晶片暴露于大气环境中。这防止了可能由大气导致的底电极30的氧化。其后，用有机洗涤液例如胺除去留在底电极30和SiO2膜28上的光刻胶的残余物，接着例如通过采用氢氟酸，清洗底电极30的表面。随后，沉积Al2O3膜作为电容器绝缘膜32。备选地，取而代之的是，可以使用金属氧化物膜例如HfO2膜，HfAlO膜或钛酸钡膜。
其后，通过采用CVD技术在电容器绝缘膜32上沉积TiN膜34，接着通过采用PVD技术在包括圆柱孔29的内部的整个表面上沉积钨膜。TiN膜34和钨膜35构成上电极33。这样，如图7所示，可以得到由底电极30，电容器绝缘膜32和上电极33构成的电容器36。
在上面所述的实施方案中，采用无氧气体等离子体的等离子体灰化处理防止了TiN底电极30的氧化，从而抑制了圆柱形电容器的电容量的降低。等离子体灰化处理中的N2气使可以使由TiN制成的底电极30的表面硝化，从而降低了底电极30表面上的缺陷。这改善了底电极30和电容器绝缘膜32之间的界面质量，从而改善了电容器绝缘膜32的绝缘性能。
常规等离子体灰化处理，其不采用等离子体气体的加速，如果在灰化中采用无氧气体，要花费长时间去除去圆柱孔中的光刻胶，尤其是在圆柱孔的纵横比为15或更高的情况下。本文所使用的术语“纵横比”定义为孔的深度与宽度的比率。
图11显示了在圆柱孔29的纵横比为15或更高的情况下，常规等离子体灰化处理中遇到的问题，其中聚合物残余物37由于等离子体气体的功能不足而附着在底电极30上。在采用等离子体气体加速的实施方案中的等离子体灰化处理可以使等离子体气体到达具有这么高纵横比的圆柱孔29的底部，从而解决了如图11中所示的问题。
图9显示了偏压功率和灰化速率之间的关系，其中曲线(i)表示采用O2等离子体的情况和曲线(ii)表示采用N2等离子体的情况。如果偏压功率为0瓦特，N2气等离子体的灰化速率约为O2气等离子体的灰化速率的三分之一。然而，如从图9中所了解到的，偏压功率改善了N2气等离子体的灰化速率，其中在N2气等离子体灰化处理中150瓦特的偏压功率获得了高于0瓦特偏压功率下的O2气等离子体的灰化速率的灰化速率。
通常认为，在采用除O2之外的氧化气体的情况下和采用除N2之外的无氧气体的情况下的灰化速率之间的关系类似于如此上面所述的在采用O2情况下和采用N2的情况下的灰化速率之间的关系。这样，如果采用除N2之外的无氧气体，为了获得圆柱孔中的光刻胶的有效清除，类似于采用N2等离子体的情况，加速无氧气体的偏压功率应该为150瓦特或更高。
如在上面的实施方案中所采用的等离子体灰化处理可以用于再加工的光刻胶膜的清除，如果嵌入在圆柱孔中光刻胶膜的表面不均匀或厚度不够，这可能是需要的。
可以认为，可以采用典型的液体如在剥离光刻胶的常规技术中所使用的液体除去嵌入在圆柱孔中的光刻胶。然而，这种液体应当包括硫酸，因为可以通过强剥离功能而从下面的金属氮化物膜选择性地除去硬化的光刻胶膜。硫酸可能损坏下面的底电极的表面，并且是不优选的。
在上面的实施方案中，描述了形成圆柱形电容器的方法。然而，本发明的方法可以应用于除去任何下面的金属氮化物膜上的沟槽中的光刻胶。本文所使用的术语“沟槽”包括孔例如上面所描述的用于在其中形成电容器的圆柱孔。
由于仅作为一个实例描述了上面的实施方案，所以本发明不限制于上面的实施方案，并且本领域的技术人员可以在不离开本发明的范围的情况下容易地从其中进行各种改进或改变。
权利要求
1.一种制备半导体器件的方法，所述方法包括以下步骤在半导体衬底的表面上形成绝缘膜；在所述的绝缘膜中形成沟槽；在包括所述的沟槽表面的所述绝缘膜上形成金属氮化物膜；至少在所述金属氮化物膜上的所述沟槽内形成光刻胶膜；除去所述的绝缘膜上的部分所述金属氮化物膜；和通过使用无氧气体的等离子体的等离子体增强灰化处理，除去所述的光刻胶膜，所述的非氧气体中不包括氧。
2.根据权利要求1所述的方法，其中所述的无氧气体包括N2，NH3，H2或N2和H2的混合物。
3.根据权利要求1所述的方法，其中在所述的等离子体增强灰化处理中，将所述的无氧气体朝着所述的半导体衬底的表面在与其垂直的方向上加速。
4.根据权利要求3所述的方法，其中采用150瓦特或更高的偏压功率加速所述的无氧气体。
5.根据权利要求3所述的方法，其中所述的沟槽为纵横比为15或更大的圆柱孔。
6.根据权利要求1所述的方法，该方法在所述的光刻胶除去步骤之后还包括以下步骤将所述的半导体衬底冷却到100℃或更低的温度，并且将所述的金属氮化膜暴露于大气中。
7.根据权利要求1所述的方法，其中所述的金属氮化物膜包括TiN、TaN和WN中的一种。
8.根据权利要求1所述的方法，该方法在所述的金属氮化物膜形成步骤和所述的光刻胶膜形成步骤之间还包括在所述的金属氮化物膜上形成金属氧化物膜的步骤。
9.根据权利要求8所述的方法，其中所述的金属氧化物膜包括Al2O3、HfO2、HfAlO和钛酸钡中的至少一种。
10.根据权利要求1所述的方法，包括在所述的绝缘膜上的金属膜，其中所述的金属氮化物膜，所述的绝缘膜和所述的金属膜构成电容器。
全文摘要
一种在DRAM装置中形成具有金属氮化物底电极，电容器绝缘膜和上电极的圆柱形电容器的方法包括以下步骤在圆柱孔中的底电极上形成光刻胶膜，通过使用无氧气体的等离子体灰化处理除去光刻胶膜，和在底电极上连续地形成绝缘膜和上电极。等离子体灰化处理采用将等离子体气体加速到圆柱形沟槽中的偏压。
文档编号G03F7/36GK1855367SQ20061007369
公开日2006年11月1日 申请日期2006年4月19日 优先权日2005年4月19日
发明者大内雅彦 申请人:尔必达存储器股份有限公司