显示面板及其薄膜晶体管基板的制造方法

专利名称：显示面板及其薄膜晶体管基板的制造方法
技术领域：
本发明是有关于一种显示面板及其薄膜晶体管基板的制造方法，且特别是 有关于一种薄膜晶体管基板的像素电极在最下层的显示面板，及最少能以三道 掩模完成其薄膜晶体管基板的制造方法。
背景技术：
随着液晶显示面板(liquid crystal display panel, LCD panel)制造技术的发 展，其轻薄、省电及低辐射等优点逐渐使液晶显示面板被广泛应用于如液晶电 视及数码相机等各式电子产品中。而使用薄膜晶体管基板的液晶显示面板因为 其高亮度与大视角的特性，在高端电子产品上更是广受欢迎。传统的薄膜晶体 管基板及其制造方法在此


如下。
请参照图1A 图1E，其是传统的薄膜晶体管基板的制程剖面图。在此以 单一像素中的部分剖面结构为例。首先，在图1A中执行第一道掩模制程，以 形成一栅极11于一底板10上。
接着，如图1B所示，执行第二道掩模制程，以依序形成一栅极绝缘层12、 一硅半导体层13例如非晶硅(amorphous silicon, a-Si)以及一接触层14例如 一磷掺杂N型(N+)半导体层于底板10之上。栅极绝缘层12覆盖栅极11， 硅半导体层13以对应于栅极11的方式覆盖部分的栅极绝缘层12，接触层14 形成于硅半导体层13之上。
然后，如图1C所示，执行第三道掩模制程，以形成一漏极16及一源极 19于栅极绝缘层12之上。漏极16及源极19以对应于接触层14的二端的方式 相互隔开地接触接触层14，并通过接触层14与硅半导体层13的二端电性接触。 栅极ll、硅半导体层13、漏极16及源极19构成一薄膜晶体管15。
接着，如图1D所示，执行第四道掩模制程，以形成一保护层17于栅极绝 缘层12之上。保护层17覆盖硅半导体层13、漏极16及源极19，并具有一接 触孔(contacthole) 20，接触孔20用以暴露部分的漏极16。最后，如图1E所示，执行第五道掩模制程，以形成一像素电极18于部分
的保护层17之上。其中该像素电极18为一透明导电薄膜材料(transparent conductive oxide, TCO)如铟锡氧化物(indium tin oxide, ITO)、铟锌氧化物 (indium zinc oxide, IZO)等；像素电极18是借由接触孔20与漏极16电性接 触，至此，薄膜晶体管基板21终告完成。
上述传统的薄膜晶体管基板及其制造方法，共需要五道掩模制程方可完 成，连同应用于有机发光二极管(organic light emitting diode， OLED)显示面 板的薄膜晶体管基板亦是如此。因此，在降低制程成本的考量下实已不敷所求。 所以，如何减少掩模制程道数以大幅降低制程成本与縮短制程时间的技术，显 然为业界目前欲积极达成的目标及欲解决的问题。

发明内容
有鉴于此，本发明就是在提供一种新颖的显示面板及其薄膜晶体管基板的 制造方法，可以较少道掩模制程完成薄膜晶体管基板，有效降低制程成本并縮 短制程时间。
根据本发明，提出一种显示面板，包括一基板及一薄膜晶体管基板，薄膜 晶体管基板与基板平行设置。薄膜晶体管基板包括一底材、 一第一扫描线及一 第二扫描线、 一第一数据线及一第二数据线、 一薄膜晶体管以及一像素电极。 第一扫描线及第二扫描线分别设置于底材上，第一扫描线及第二扫描线各包括 一第一导电层及一第一金属层，第一导电层设置于底材上，第一金属层设置于 第一导电层上。第一数据线及第二数据线分别设置于底材之上，用以与第一扫 描线及第二扫描线垂直交错而定义出一像素。薄膜晶体管设置于像素中，用以 与第一扫描线及第一数据线耦接。像素电极设置于像素中，用以与薄膜晶体管 耦接，各第一导电层与像素电极的材料相同。
根据本发明，提出另一种显示面板，包括一基板及一薄膜晶体管基板，薄 膜晶体管基板与基板平行设置。薄膜晶体管基板包括一底材、 一像素电极、一
绝缘层及一薄膜晶体管。像素电极设置于底材上并具有一第一端，绝缘层设置 于底材之上用以覆盖第一端，绝缘层具有一第一接触孔。薄膜晶体管包括一栅 极、 一硅半导体层、 一源极及一漏极。栅极设置于底材及绝缘层之间，硅半导 体层设置于部分的绝缘层上，硅半导体层并对应于栅极。源极及漏极设置于部 分的接触层之上，用以对应地与接触层接触，漏极通过第一接触孔与像素电极耦接。
根据本发明，提出再一种显示面板，包括一基板及一薄膜晶体管基板，薄 膜晶体管基板与基板平行设置。薄膜晶体管基板包括底材、 一像素电极、 一导 电层及一薄膜晶体管。像素电极及导电层相互隔开地设置于底材上，像素电极 及导电层的材料相同。薄膜晶体管包括一栅极、 一硅半导体层、 一接触层、一 源极及一漏极。栅极设置于导电层上，硅半导体层设置于部分的绝缘层上，源 极及漏极对应地与接触层接触，漏极用以与像素电极耦接。
根据本发明，提出一种薄膜晶体管基板的制造方法，包括下列步骤首先， 提供一底材；接着，执行一第一道掩模制程，以形成一导电层、 一像素电极及 一栅极于底材之上，栅极形成于导电层上，像素电极及导电层的材料相同；然 后，执行一第二道掩模制程，以依序形成一绝缘层、 一硅半导体层及一接触层 于底材之上，绝缘层覆盖栅极、导电层及部分的像素电极，硅半导体层形成于 部分的绝缘层上，绝缘层具有一接触孔，接触孔暴露部分的像素电极；接着， 执行一第三道掩模制程，以形成一源极及一漏极于接触层之上，源极及漏极对 应地与接触层接触，漏极通过接触孔与像素电极耦接。

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式
作详细说明，其中
图1A 图1E绘示传统的薄膜晶体管基板的制程剖面图2A是本发明实施例一的一种薄膜晶体管基板的图案设计架构的俯视
图2B绘示沿图2A的剖面线2A-2A'所视的薄膜晶体管基板的剖面图； 图2C绘示应用图2B的薄膜晶体管基板的显示面板的示意图； 图3绘示本发明的实施例一的薄膜晶体管基板的制造方法流程图； 图4A 图4T绘示本发明实施例一的一种薄膜晶体管基板的制程剖面图； 图5A绘示本发明实施例二的一种薄膜晶体管基板的图案设计架构的俯视
图5B绘示沿图5A的剖面线5A-5A'所视的薄膜晶体管基板的剖面图； 图5C绘示沿图5A的剖面线5C-5C'所视的薄膜晶体管基板的剖面图；以
及图5D绘示沿图5A的剖面线5D-5D'所视的薄膜晶体管基板的剖面图。
具体实施方式
实施例一
请同时参照图2A 图2C，图2A绘示本发明实施例一的一种薄膜晶体管 基板的图案设计架构的俯视图。图2B绘示沿图2A的剖面线2A-2A'所视的薄 膜晶体管基板的剖面图，图2C绘示应用图2B的薄膜晶体管基板的显示面板的 示意图。其中，为了清楚表达图式说明，图2A未显示保护层结构，只在图2B 图2C中显示保护层结构。
显示面板100包括一基板600及一薄膜晶体管基板200，薄膜晶体管基板 200与基板600平行设置。薄膜晶体管基板200包括一底材210、 一第一扫描 线220及一第二扫描线(图中未示)、 一第一数据线240及一第二数据线(图 中未示)、 一薄膜晶体管260以及一像素电极270。第一扫描线220及第二扫 描线分别设置于底材210上且相互平行，第一扫描线220及第二扫描线各包括 一第一导电层212及一第一金属层220a。第一导电层212设置于底材210上， 第一金属层220a设置于第一导电层212上。第一数据线240及第二数据线分别 设置于底材210之上且相互平行，用以与第一扫描线220及第二扫描线垂直交 错而定义出一像素205。所以，图2A 图2C以一像素结构为例作说明。薄膜 晶体管260设置于像素205中，用以与第一扫描线220及第一数据线240耦接。 像素电极270设置于像素205中，用以与薄膜晶体管260耦接，其中该第一导 电层212及像素电极270的材料相同。
本发明所属的技术领域的技术人员，可知本发明不限于此。例如，各第一 导电层212及像素电极270的材料皆为一透明导电薄膜材料(transparent conductive oxide， TCO)，如铟锡氧化物(indium tin oxide, ITO)、铟锌氧化物 (indium zinc oxide， IZO)等。显示面板100还包括一液晶层400设置于基板 600及薄膜晶体管基板200之间，其中基板600可以是一彩色滤光片基板。显 示面板100还可设置于一第一偏光板650及一第二偏光板660之间，显示面板 100并与一背光模组700夹置第二偏光板660，薄膜晶体管基板200是邻接二 偏光板660，第一偏光板650及第二偏光板660的光穿透轴方向相互垂直。此 外，上述的薄膜晶体管基板200及基板600之间也可形成电子源、空穴源及有机发光材料层，即可构成一有机发光二极管(organic light emitting diode，OLED)
显示面板。
此外，薄膜晶体管基板还包括一第一绝缘层280，设置于底材210之上， 用以至少覆盖部分的第一扫描线220及像素电极270。第一绝缘层280具有一 第一接触孔282，薄膜晶体管260通过第一接触孔282与像素电极270耦接。
另外，薄膜晶体管260还包括一栅极214、 一硅半导体层266、 一源极264 及一漏极262。栅极214设置于底材210及第一绝缘层280之间，栅极214为 第一扫描线220的第一金属层220a的一部分结构。硅半导体层266设置于部分 的第一绝缘层280上，并对应于栅极214设置。源极264及漏极262设置于部 分的第一绝缘层280之上，用以对应地与接触层290接触，漏极262并通过第 一接触孔282与像素电极270耦接。
再者，薄膜晶体管260还包括一接触层290，设置于源极264、漏极262 及硅半导体层266之间。源极264、漏极262分别通过接触层290与硅半导体 层266耦接。
又，像素电极270被共同电极线370隔开形成一第一区272及一第二区274， 第一区272具有一第一端272a及一第二端272b，第一端272a通过第一接触孔 282与漏极262耦接。第二区274具有一第三端274a，薄膜晶体管基板200上 还包括一第二导电层300、 一第二金属层310、 一第二绝缘层320及一第三金 属层330。第二导电层300以与像素电极270电性隔绝的方式设置于底材210 上，并位于第二端272b及第三端274a之间。第二金属层310设置于第二导电 层300上，第二绝缘层320设置于底材210之上，第二绝缘层320用以覆盖第 二导电层300、第二金属层310、第二端272b及第三端274a，且与第一绝缘层 280暴露部分的像素电极270。第二绝缘层320具有一第二接触孔322及一第 三接触孔324，第三金属层330设置于第二绝缘层320上，用以分别通过第二 接触孔322及第三接触孔324与第二端272b及第三端274a耦接。第三金属层 330、第二金属层310及第二导电层300构成一储存电容360。其中第一导电层 212及第二导电层300的材料相同，第一金属层220a及第二金属层310的材料 相同，第一绝缘层280及第二绝缘层320的材料相同，第三金属层330、源极 264及漏极262的材料相同。共同电极线370与第一扫瞄线220平行设置于底材210上，其中储存电容360的一电极为共同电极线370的部分结构。本实施 例中，该电极系由第二导电层300及第二金属层310所构成，储存电容360的 另一电极由第三金属层330构成。其中上述的第一保护层340及第二保护层350 也可为同一层。再者，该第一导电层212、第二导电层300及像素电极270也 可为同一层，且上述三者的材料也可为透明导电材料。上述的第一金属层220a、 第二金属层310及栅极214也可为同一层。
另外，本发明不限于此，例如薄膜晶体管基板200还包括一第一保护层340 及一第二保护层350。第一保护层340设置于第一绝缘层280之上，用以至少 覆盖源极264、漏极262及部分的硅半导体层266。第二保护层350设置于第 二绝缘层320之上，用以至少覆盖第三金属层330。其中，第一保护层340及 第二保护层350暴露像素电极270的大部分区域；关于上述的金属层如第一金 属层220a、第二金属层310、栅极214、扫描线、数据线等可为单层结构或多 层结构；关于上述的绝缘层可为单层结构或多层结构；关于上述的保护层也可 为单层结构或多层结构。
至于本实施例的薄膜晶体管基板的制造方法，在此举例说明如下，但本实 施例的技术并不局限在此。
请参照图3，其绘示本发明的实施例一的薄膜晶体管基板的制造方法流程 图。请同时参考图2A，首先，在步骤301中，提供一作为薄膜晶体管基板的基 础的底材。
接着，进入步骤302中，执行一第一道掩模制程，以形成一像素电极270 及一栅极214于底材210之上。栅极214形成于第一导电层212上，像素电极 270及第一导电层212的材料相同，同时，形成第二导电层300与第二金属层 310，其中第二金属层310形成于第一导电层212上。
然后，进入步骤303中(请参照图4M)，执行一第二道掩模制程，以形成一 绝缘层280a、 一图案化硅半导体层266及一图案化接触层290c于底材210之 上。绝缘层280a覆盖栅极214、第一导电层212及像素电极270。图案化硅半 导体层266形成于部分的绝缘层280a上；图案化接触层290c形成于硅半导体 层266上。绝缘层280a具有一第一接触孔282、 一第二接触孔322及一第三接 触孔324，第一接触孔282、第二接触孔322及第三接触孔324暴露部分的像素电极270。
接着，进入步骤304中，执行一第三道掩模制程，以形成一源极264及一 漏极262于图案化接触层290之上，源极264及漏极262对应地与图案化接触 层290c接触，漏极262通过第一接触孔282与像素电极270耦接。
然后，进入步骤305中，本步骤主要是形成保护层及露出像素电极。本步 骤可不需掩模制程即可达成，例如使用一激光图案化制程，以形成第一保护层 340及第二保护层350，同时，使像素电极露出；或是利用源极264、漏极262、 栅极214、第三金属层330作为掩模，从底材210的背面执行一背向曝光制程； 本步骤也可以第四道掩模制程来达成，例如蚀刻制程使像素电极270露出。分 别形成一第一保护层340及一第二保护层350于第一绝缘层280及第二绝缘层 320之上，且暴露所需像素电极270。其中第一保护层280至少覆盖源极264、 漏极262及硅半导体层266，第二保护层320至少覆盖第三金属层330。其中 第一保护层340及一第二保护层350可为同一层膜；第一绝缘层280及第二绝 缘层320可为同一层膜。进入步骤306中，使像素电极270露出步骤，此步骤 包含移除上述保护层与绝缘层的步骤，使所需的像素电极270露出。至此完成 薄膜晶体管基板200，然各步骤中如何执行掩模制程的详细说明再附图举例如 下，但本实施例的技术并不局限在此。
请参照图4A 图4T，其绘示本发明实施例一的一种薄膜晶体管基板的制 程剖面图。步骤302中执行第一道掩模制程的详细步骤如下
首先，如图4A所示，依序形成一导电材料层270a及一第一金属材料层 300a于底材210上，导电材料层270a可为一透明导电薄膜材料(transparent conductive oxide， TCO)，如铟锡氧化物(indium tin oxide, ITO)、铟锌氧化物
(indium zinc oxide, IZO)等， 一第一金属材料层300a可为铝、钼、铜、铬、 钛等金属及其合金等金属材料，第一金属材料层300a覆盖导电材料层270a。
接着，如图4B所示，形成第一图案化光刻胶层200a于第一金属材料层300a 上。第一图案化光刻胶层200a具有厚区201a、 202a，薄区203a、 204a，及开 口 205a、 206a、 207a、 208a，开口 205a、 206a、 207a、 208a暴露部分的第一金 属材料层300a;其中该图案化光刻胶层步骤，包括一半色调(halftone)曝光技术 或相关的灰阶曝光技术。然后，如图4C所示，去除部分的第一金属材料层300a，以形成一第一图 案化金属层300b且暴露部分的导电材料层270a。在此，例如以蚀刻方式去除 部分的第一金属材料层300a。
接着，如图4D所示，去除部分的导电材料层270a，以形成第一导电层212、 像素电极270及第二导电层300。像素电极270具有相互隔开的一第一区272 及一第二区274，第一区272具有第一端272a及一第二端272b，第二区274 具有一第三端274a。第二导电层300与像素电极270以电性隔绝的方式形成于 第二端272b与第三端274a之间。其中第一导电层212属于薄膜晶体管260相 关区域、第二导电层300属于储存电容360相关区域。
然后，如图4E所示，去除薄区203a、 204a，且分别削薄厚区201a、 202a 为薄区201b、 202b，以暴露部分的第一图案化金属层300b。在此，例如以氧 气灰化(oxygen ashing)的方式去除薄区203a、 204a，且分别削薄厚区201a、 202a为薄区201b、 202b。
接着，如图4F所示，去除部分的第一图案化金属层300b，形成第一扫描 线220及共同电极线370，第一扫描线220的第一金属层220a的一部分结构构 成栅极214，共同电极线370的一部分结构构成第二金属层310，其中第二导 电层212及第二金属层310，或只有第二金属层310将预定作为后述制程完成 的储存电容360的一电极结构(请参照图4R)。第一金属层220a及第二金属 层310分别形成于第一导电层212及第二导电层300上，栅极214为部分的第 一金属层220a及部分的第一导电层212，或部分的第一金属层220a。在此，第 一扫描线220、第二扫描线(未图示)及共同电极线370是同时完成。
然后，如图4G所示，去除薄区201b、 202b，至此第一道掩模制程完成。
步骤303中执行第二道掩模制程的详细步骤如下首先，请参照图4H， 依序形成一绝缘层280a、 一硅半导体材料层266a及一接触层2卯a于底材210 之上，绝缘材料层280a覆盖像素电极270、第一导电层212、第二导电层300、 第二金属层310、第一金属层220a及栅极214。硅半导体材料层266a覆盖绝缘 材料层280a，接触层290a覆盖硅半导体材料层266a。
接着，请参照图41，形成第二图案化光刻胶层200b于接触层290a上，第 二光刻胶层200b具有厚区203b、薄区204b、 205b、 206b、 207b、开口 208b、209b、 210b。厚区203b对应于栅极214，开口 208b、 209b及210b分别对应于 第一端272a、第二端272b及第三端274a，且暴露部分的接触层290a。其中该 图案化光刻胶层步骤，包括一半色调(halftone)曝光技术或相关的灰阶曝光技 术。
然后，请参照图4J，依序或一并去除部分的接触层290a及部分的硅半导 体材料层266a，以分别形成第一图案化接触层290b及图案化硅半导体层266b， 且暴露部分的绝缘材料层280a。在此，例如以蚀刻方式去除部分的接触层290a 及部分的硅半导体材料层266a。
接着，请参照图4K，形成的一绝缘材料层280a可为氮化硅(SiNx)、氧化 硅(SiOx)等绝缘材料及所须的三个接触孔。绝缘层280a具有一第一接触孔282、 一第二接触孔322及一第三接触孔324，第一接触孔282、第二接触孔322及 第三接触孔324分别暴露部分的第一端272a、部分的第二端272b及部分的第 三端274a。在此，例如以蚀刻方式去除部分的绝缘材料层280a。
然后，请参照图4L，去除薄区204b、 205b、 206b、 207b且削薄厚区203b 为一薄区211b，以暴露部分的第一图案化接触层290b。在此，例如以氧气灰 化的方式去除薄区204b、 205b、 206b、 207b且削薄厚区203b。
接着，请参照图4M，依序或一并去除部分的第一图案化接触层290b及部 分的图案化硅半导体层266b，以分别形成第二图案化接触层290c及硅半导体 层266。在此，例如以蚀刻方式去除部分的第一图案化接触层290b及部分的图 案化硅半导体层266b。
然后，请参照图4N，去除薄区211b，至此第二道掩模制程完成。
步骤304中执行第三道掩模制程的详细步骤如下首先，请参照图40， 形成一第二金属材料层260a于绝缘层280a之上，第二金属材料层260a覆盖第 二图案化接触层290c及硅半导体层266，且填充第一接触孔282、第二接触孔 322及第三接触孔324。本实施例中，是以第二金属材料层260a与图4A的第 一金属材料层300a的材料相同为例做说明，但实际上也可采用不同的金属材 料。
接着，请参照图4P,形成一第三图案化光刻胶层200c于第二金属材料层 260a上，第三图案化光刻胶层200c具有一开口 201c，开口201c至少对应于硅半导体层266的中央。
然后，请参照图4Q，去除部分的第二金属材料层260a，以形成源极264、 漏极262及第三金属层330。在此，例如以蚀刻方式去除部分的第二金属材料 层260a，且同时形成第一数据线240及第二数据线(未图示)；其中，像素电 极在第三金属层330、源极264、漏极262的下方且通过接触孔互相连接。第 三金属层330与源极264及漏极262相互隔开，且同一像素电极通过第一接触 孔282与第二接触孔322分别与漏极262、第三金属层330的一端电性连接。 漏极262通过第一接触孔282与第一端272a电性连接，第三金属层330的一端 通过第二接触孔322与第二端272b电性连接。第三金属层330的另一端通过 第三接触孔324与第三端274a电性连接。第三金属层330与第二金属层310 及第二导电层300形成一储存电容360。或者是第三金属层330只与第二金属 层310形成储存电容。
接着，请参照图4R，去除部分的第二图案化接触层290c，以形成接触层 2卯于源极264、漏极262及硅半导体层266之间。源极264、漏极262、硅半 导体层266、接触层290及栅极214形成薄膜晶体管260。在此，例如以蚀刻 方式去除部分的第二图案化接触层290c。
然后，请参照图4S，去除第三图案化光刻胶层200c，至此第三道掩模制 程完成。
另外在步骤305中，请参照图4T。可以执行一激光图案化制程，以形成第 一保护层340及第二保护层350，此制程包括一雷射除去像素电极上的部分绝 缘层280a的步骤使得像素电极270露出；或是利用源极264、漏极262、栅极 214、第三金属层330作为掩模，从底材210的背面执行一背向曝光制程，以 形成第一保护层340及第二保护层350，此制程包括一蚀刻像素电极270上的 保护层与绝缘层的步骤使得像素电极270露出；或是执行一第四道掩模制程， 以形成第一保护层340及第二保护层350，此制程包括一蚀刻像素电极270上 的保护层与绝缘层的步骤使得像素电极270露出。
其中第一绝缘层280及第二绝缘层320形成的方式，是可在形成第一保护 层340及第二保护层350的步骤之前或之后去除部分的绝缘层280a，以形成相 互隔开的第一绝缘层280及第二绝缘层320，且暴露部分的像素电极270。在此，以在形成第一保护层340及第二保护层350的步骤之后形成第一绝缘层280 及第二绝缘层320为例作说明，但本实施例的技术并不局限在此。第一绝缘层 280具有第一接触孔282，且覆盖第一导电层212、栅极214及部分的第一端 272a、硅半导体层266、源极264及漏极262与栅极214对应形成于部分的第 一绝缘层280上。第二绝缘层320具有第二接触孔322及第三接触孔324，且 覆盖第二金属层310、第二导电层300、部分的第二端272b及部分的第三端 274a，第三金属层330形成于部分的第二绝缘层320上，如图4T所示。至此 薄膜晶体管基板200便告完成。
实施例二
请同时参照图5A 图5B，图5A绘示本发明实施例二的一种薄膜晶体管 基板的图案设计架构的俯视图，图5B绘示沿图5A的剖面线5A-5A'所视的薄 膜晶体管基板的剖面图。本实施例的薄膜晶体管基板800与实施例一的薄膜晶 体管基板200的主要不同之处，在于第一数据线840、第一绝缘层880、第二 绝缘层920、第三金属层930、共同电极线970、储存电容960及像素电极870。 其中第一数据线840是以第一金属材料形成，并以第二金属材料连贯第一数据 线840。像素电极870的第一区872及第二区874是为连通的结构。
请参照图5C，其绘示沿图5A的剖面线5C-5C，所视的薄膜晶体管基板的剖 面图。第一数据线840包含一第一上金属层842、 一第一下金属层844及一第 一下导电层846，第一下金属层844形成于第一下导电层846上，第一上金属 层842通过第四接触孔884、第五接触孔886耦接第一下金属层844以连通第 一数据线840。
请参照图5D，其绘示沿图5A的剖面线5D-5D'所视的薄膜晶体管基板的 剖面图。共同电极线970包含一第二上金属层972、上述的第二金属层310及 第二导电层300，第二上金属层972通过第六接触孔926、第七接触孔928耦 接上述的第二金属层310。其余与实施例一相同的结构的，继续沿用其标号， 不再赘述。
在制程方法上的不同之处，在于第一道掩模中，形成第一下金属层844及 第一下导电层846。第一下金属层844与上述的第一金属层220a的材料相同，第一下导电层846与上述的第一导电层212的材料相同。
此外，第二道掩模制程中，图案化绝缘层上另形成第四接触孔884、第五 接触孔886、第六接触孔926、第七接触孔928。第四接触孔884及第五接触孔 886暴露部分的第一下金属层844,第六接触孔926及第七接触孔928暴露部 分的第二金属层310。
另外，在第三道掩模制程中，形成一第二金属材料层于图案化绝缘层之上， 第二金属材料层填充第四接触孔884、第五接触孔886、第六接触孔926及第 七接触孔928。第二金属材料层经蚀刻后，形成第一上金属层842、第二上金 属层972。第一及第二上金属层842、 972分别通过第四及第五接触孔884、 886 耦接第一下金属层844，第一下金属层844形成于第一下导电层846上。第一 上金属层842与源极864连通。第一上金属层842借由第四接触孔884及第五 接触孔886桥接第一数据线840，第二上金属层972借由第六接触孔926及第 七接触孔928桥接共同电极线970。
本发明上述实施例所揭露的显示面板及其薄膜晶体管基板的制造方法，是 以三道或四道掩模制程完成薄膜晶体管基板的制作，可有效降低面板制程的成 本及所需时间。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发 明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更 动与润饰，因此本发明的保护范围当以权利要求书所界定的为准，例如栅极、 源极与漏极、硅半导体层、接触层等的图案大小等均非用以限定本发明。
权利要求
1.一种显示面板，其特征在于，包括一基板；以及一薄膜晶体管基板，与所述基板平行设置，并包括一底材；一像素电极，设置于所述底材上，并具有一第一端；一第一绝缘层，设置于所述底材之上，用以覆盖所述第一端，所述第一绝缘层具有一第一接触孔；以及一薄膜晶体管，包括一栅极，设置于所述底材与所述第一绝缘层之间；一硅半导体层，设置于所述第一绝缘层上；以及一源极及一漏极，设置于所述第一绝缘层之上，用以对应地与所述硅半导体层的二端耦接，所述漏极通过所述第一接触孔与所述像素电极耦接。
2. 如权利要求l所述的显示面板，其特征在于，所述薄膜晶体管基板还包括一第一导电层，设置于所述底材与所述栅极之间，所述第一导电层与所述 像素电极的材料相同。
3. 如权利要求2所述的显示面板，其特征在于，所述第一导电层与像素电 极的材料皆为 一透明导电薄膜材料。
4. 如权利要求l所述的显示面板，其特征在于，所述像素电极具有相互隔 开的一第一区及一第二区，所述第一区具有一第一端及一第二端，所述第一端 通过所述第一接触孔与所述漏极耦接，所述第二区具有一第三端，所述薄膜晶 体管基板还包括一第一导电层，与所述像素电极以电性隔绝的方式设置于所述底材上，并位于所述第二端与所述第三端之间；一第一金属层，设置于所述第一导电层上；一第二绝缘层，设置于所述底材之上，用以覆盖所述第一导电层、所述第一金属层、所述第二端及所述第三端，且与所述第一绝缘层暴露部分的所述像 素电极，所述第二绝缘层具有一第二接触孔及一第三接触孔；以及一第二金属层，设置于所述第二绝缘层上，用以分别通过所述第二接触孔 及所述第三接触孔与所述第二端及所述第三端耦接；其中，所述第二金属层、所述第一金属层及所述第一导电层构成一储存电容。
5. 如权利要求4所述的显示面板，其特征在于，所述薄膜晶体管基板还包括一第一保护层，设置于所述第一绝缘层之上，用以至少覆盖所述源极、所述漏极及所述硅半导体层；以及一第二保护层，设置于所述第二绝缘层之上，用以至少覆盖所述第二金属层。
6. 如权利要求l所述的显示面板，其特征在于，所述薄膜晶体管还包括一接触层，设置于所述源极、所述漏极与所述硅半导体层之间。
7. —种显示面板，其特征在于，包括 一基板；以及一薄膜晶体管基板，与所述基板平行设置，并包括 一底材；一像素电极及一第一导电层，相互隔开地设置于所述底材上，所述像 素电极与所述第一导电层的材料相同；及 一薄膜晶体管，包括一栅极，设置于所述第一导电层上； 一硅半导体层，设置于所述栅极之上；及一源极及一漏极，对应地与所述硅半导体层的二端耦接，所述 漏极用以与所述像素电极耦接。
8. 如权利要求7所述的显示面板，其特征在于，所述第一导电层与像素电 极的材料皆为一透明导电薄膜材料。
9. 如权利要求7所述的显示面板，其特征在于，所述薄膜晶体管基板还包括一第一绝缘层，设置于所述底材之上，用以至少覆盖所述第一导电层、所 述栅极及部分的所述像素电极，所述第一绝缘层具有一第一接触孔，所述漏极 通过所述第一接触孔与所述像素电极耦接。
10. 如权利要求7所述的显示面板，其特征在于，所述薄膜晶体管还包括 一接触层，设置于所述源极、所述漏极与所述硅半导体层之间。
11. 如权利要求7所述的显示面板，其特征在于，所述像素电极具有相互 隔开的一第一区及一第二区，所述第一区具有一第一端及一第二端，所述第一 端通过所述第一接触孔与所述漏极耦接，所述第二区具有一第三端，所述薄膜 晶体管基板还包括一第二导电层，与所述像素电极电性隔绝的方式设置于所述底材上，并位 于所述第二端与所述第三端之间；一第一金属层，设置于所述第二导电层上；一第二绝缘层，设置于所述底材之上，用以覆盖所述第二导电层、所述第 一金属层、所述第二端及所述第三端，且与所述第一绝缘层暴露部分的所述像 素电极，所述第二绝缘层具有一第二接触孔及一第三接触孔；以及一第二金属层，设置于所述第二绝缘层上，并分别通过所述第二接触孔及 所述第三接触孔与所述第二端及所述三端耦接；其中，所述第二金属层、所述第一金属层及所述第二导电层构成一储存电容。
12. 如权利要求ll所述的显示面板，其特征在于，所述薄膜晶体管基板还 包括一第一保护层，设置于所述第一绝缘层之上，用以至少覆盖所述源极、所 述漏极及部分的所述硅半导体层；以及一第二保护层，设置于所述第二绝缘层之上，用以至少覆盖所述第二金属层。
13. —种薄膜晶体管基板的制造方法，其特征在于，包括 提供一底材；执行一第一道掩模制程，以形成一第一导电层、 一像素电极及一栅极于所 述底材之上，所述栅极形成于所述第一导电层上，所述像素电极与所述第一导电层的材料相同；执行一第二道掩模制程，以形成一硅半导体层于所述底材之上，二绝缘层 覆盖所述栅极、所述第一导电层及所述像素电极，所述硅半导体层形成于所述 绝缘层上，所述绝缘层具有一第一接触孔，所述第一接触孔暴露部分的所述像 素电极；以及执行一第三道掩模制程，以形成一源极及一漏极于一第一绝缘层之上，所 述源极及所述漏极对应地与所述硅半导体层的二端耦接，所述漏极通过所述第 一接触孔与所述像素电极耦接。
14. 如权利要求13所述的方法，其特征在于，所述执行所述第一道掩模制 程的步骤还包括依序形成一导电材料层及一第一金属材料层于所述底材上，所述第一金属 材料层覆盖所述导电材料层；以及形成所述第一图案化光刻胶层于所述第一金属材料层上，所述第一图案化 光刻胶层具有一第一厚区、 一第一薄区及一第一开口，所述第一开口暴露部分 的所述第一金属材料层；去除部分的所述第一金属材料层，以形成一第一图案化金属层且暴露部分 的所述导电材料层；去除部分的所述导电材料层，以形成所述第一导电层、所述像素电极及一 第二导电层，所述像素电极具有相互隔开的一第一区及一第二区，所述第一区 具有一第一端及一第二端，所述第二区具有一第三端，所述第二导电层与所述 像素电极电性隔绝的方式形成于所述第二端与所述第三端之间，所述第一导电 层、所述第二导电层与所述像素电极的材料相同；去除所述第一薄区且削薄所述第一厚区为一第二薄区，以暴露部分的第一 图案化金属层；去除部分的所述第一图案化金属层，以形成所述栅极及所述第一金属层， 所述栅极及所述第一金属层分别形成于所述第一导电层及所述第二导电层上， 所述第一金属层与所述栅极的材料相同；以及去除所述第二薄区。
15. 如权利要求13所述的方法，其特征在于，所述执行所述第二道掩模制程的步骤还包括依序形成一绝缘材料层、 一通道材料层及一接触层于所述底材之上，所述 绝缘材料层覆盖所述像素电极、所述第一导电层、所述第二导电层、所述第一 金属层及所述栅极，所述通道材料层形成于所述绝缘材料层上，所述接触层形 成于所述通道材料层上；形成所述第二图案化光刻胶层于所述接触层上，所述第二光刻胶层具有一 第二厚区、 一第三薄区、 一第二开口、 一第三开口及一第四开口，所述第二厚 区对应于所述栅极，所述第二开口、所述第三开口及所述第四开口分别对应于 所述第一端、所述第二端及所述第三端，且暴露部分的所述接触层；去除部分的所述接触层及部分的所述通道材料层，以分别形成所述第一图案化接触层及所述图案化硅半导体层，且暴露部分的所述绝缘材料层；去除部分的所述绝缘材料层，以形成所述绝缘层，所述绝缘层具有所述第 一接触孔、 一第二接触孔及一第三接触孔，所述第一接触孔、所述第二接触孔 及所述第三接触孔分别暴露部分的所述第一端、部分的所述第二端及部分的所述第三端；去除所述第三薄区且削薄所述第二厚区为一第四薄区，以暴露部分的所述 第一图案化接触层；去除部分的所述第一图案化接触层及部分的所述图案化硅半导体层，以分 别形成所述第二图案化接触层及所述硅半导体层；以及去除所述第四薄区。
16.如权利要求13所述的方法，其特征在于，所述执行所述第三道掩模制 程的步骤还包括形成一第二金属材料层于所述绝缘层之上，所述第二金属材料层覆盖所述 第二图案化接触层及所述硅半导体层，且填充所述第一接触孔、所述第二接触 孔及所述第三接触孔；以及形成一第三图案化光刻胶层于所述第二金属材料层上，所述第三图案化光 刻胶层具有一第五开口，所述第五开口至少对应于所述硅半导体层的中央；去除部分的所述第二金属材料层，以形成所述源极、所述漏极及一第二金 属层，所述第二金属层与所述源极及所述漏极相互隔开，所述漏极通过所述第一接触孔与所述第一端电性连接，所述第二金属层的一端通过所述第二接触孔 与所述第二端电性连接，所述第二金属层的另一端通过所述第三接触孔与所述 第三端电性连接，所述第二金属层、所述第一金属层及所述第二导电层形成一 储存电容，所述第二金属层、所述源极及所述漏极的材料相同；去除部分的所述第二图案化接触层，以形成所述接触层于所述源极、所述 漏极与所述硅半导体层之间；以及去除所述第三图案化光刻胶层。
17. 如权利要求16所述的方法，其特征在于，包括去除部分的所述绝缘层，以形成相互隔开的所述第一绝缘层及一第二绝缘 层，且暴露部分的所述像素电极，所述第一绝缘层具有所述第一接触孔，且覆 盖所述第一导电层、所述栅极及部分的所述第一端，所述硅半导体层、所述源 极及所述漏极与所述栅极对应形成于部分的所述第一绝缘层上，所述第二绝缘 层具有所述第二接触孔及所述第三接触孔，且覆盖所述第一金属层、所述第二导电层、部分的所述第二端及部分的所述第三端，所述第二金属层形成于部分 的所述第二绝缘层上。
18. 如权利要求17所述的方法，其特征在于，还包括分别形成一第一保护层及一第二保护层于所述第一绝缘层及所述第二绝 缘层之上，且暴露部分的所述像素电极，所述第一保护层至少覆盖所述源极、 所述漏极及所述硅半导体层，所述第二保护层至少覆盖所述第二金属层。
19. 如权利要求18所述的方法，其特征在于，所述形成第一保护层及第二保护层的步骤还包括执行一激光图案化制程，以形成所述第一保护层及所述第二保护层。
20. 如权利要求18所述的方法，其特征在于，所述形成第一保护层及第二 保护层的步骤中，还包括利用所述源极、所述漏极、所述栅极、所述第二金属层作为掩模，从所述 底材的背面执行一背向曝光制程，以形成所述第一保护层及所述第二保护层。
21. 如权利要求18所述的方法，其特征在于，所述形成第一保护层及第二保护层的步骤还包括执行一第四道掩模制程，以形成所述第一保护层及所述第二保护层。
全文摘要
一种显示面板，包括一基板及一薄膜晶体管基板，薄膜晶体管基板与基板平行设置。薄膜晶体管基板包括一底材、一像素电极、一绝缘层及一薄膜晶体管。像素电极设置于底材上并具有一第一端，绝缘层设置于底材之上用以覆盖第一端，绝缘层具有一接触孔。薄膜晶体管包括一栅极、一硅半导体层、一接触层、一源极及一漏极。栅极设置于底材与绝缘层之间，硅半导体层设置于部分的绝缘层上，源极及漏极设置于接触层之上，用以对应地与接触层接触，漏极通过接触孔与像素电极耦接。本发明的显示面板可以较少道掩模制程完成薄膜晶体管基板，有效降低制程成本并缩短制程时间。
文档编号G02F1/1362GK101299431SQ20071010248
公开日2008年11月5日 申请日期2007年4月30日 优先权日2007年4月30日
发明者许博文 申请人:奇美电子股份有限公司