薄膜晶体管、像素结构及其制造方法

专利名称：薄膜晶体管、像素结构及其制造方法
技术领域：
本发明是有关于一种像素结构及其薄膜晶体管，且特别是有关于一种组件特性良
好的薄膜晶体管与应用此薄膜晶体管的像素结构以及两者的制造方法。
背景技术：
液晶显示器主要是由一薄膜晶体管数组基板、一彩色滤光基板与一夹于两基板之 间的液晶层所构成。薄膜晶体管数组基板主要包括一基板与多个形成于基板上的薄膜晶体 管。薄膜晶体管为液晶显示器中相当重要的组件，其组件特性的优劣会对液晶显示器的显 示质量造成关键性的影响。 图1是公知薄膜晶体管的剖面示意图。请参考图1，公知的薄膜晶体管100包括一 基板102、一底栅极(bottom gate)104、一栅绝缘层106、一通道层108、一奥姆接触层110、 一源极112、一漏极114、一保护层116与一顶栅极(top gate) 118。其中，底栅极104配置 于基板102上，且栅绝缘层106覆盖底栅极104。此外，信道层108配置于底栅极104上方 的栅绝缘层106上。奥姆接触层110配置于源极112与通道层108以及漏极114与通道层 108之间。另外，保护层116覆盖位部分的栅绝缘层106、通道层108、源极112与漏极114。 由图1可知，顶栅极118配置于信道层108上方的保护层116上，且顶栅极118透过位于栅 绝缘层106与保护层116中的接触窗开口 C，而与底栅极104电性连接。
具体而言，当薄膜晶体管100例如是以电压20伏特而被开启(turnon)时，底栅极 104会与通道层108耦合，以形成一第一通道I。另一方面，顶栅极118会与通道层108的 另一侧耦合，以形成一第二通道II。值得注意的是，底栅极104与通道层108之间所产生的 电场会受到顶栅极118与通道层108之间所产生的电场影响，因此无法发挥双栅极薄膜晶 体管的最大效益。 图2是公知薄膜晶体管漏电流路径的示意图。请参考图2，当薄膜晶体管100被施 予一逆向偏压-5伏特而关闭(turn off)时，原本位于第一信道I与第二信道II中的电子， 会因逆向偏压而于通道层108中形成反向的漏电流L。值得注意的是，漏电流L的现象若无 法有效抑制，便会直接对薄膜晶体管100的组件特性产生不良的影响，实有改进的必要。

发明内容
本发明提供一种薄膜晶体管的制造方法，其可制造出组件特性良好的薄膜晶体 本发明提供一种薄膜晶体管，其具有占用面积小、导电效能佳以及可有效降低漏 电流的优点。 本发明提供一种像素结构的制造方法，其可制造出高开口率的像素结构。
本发明提供一种像素结构，其具有高开口率的优点。 本发明提出一种薄膜晶体管的制造方法，其包括下列步骤首先，提供一基板。之 后，形成一第一栅极于基板上。接着，形成一绝缘层，以覆盖第一栅极。然后，形成一信道结构层于绝缘层上。此外，形成一金属层，以覆盖信道结构层与部分的绝缘层。之后，图案化 金属层并保留信道结构层两侧壁上的金属层，以分别形成一源极与一漏极。另外，形成一保 护层，覆盖源极、漏极。 在本发明的一实施例中，上述的薄膜晶体管的制造方法更包括形成一第二栅极于 信道结构层上方的保护层上。 在本发明的一实施例中，上述的第二栅极的材料包括铟锡氧化物、铟锌氧化物或 铝锌氧化物。 在本发明的一实施例中，上述的信道结构层包括一第一半导体层、一阻隔层与一 第二半导体层。第一半导体层位于绝缘层上，而阻隔层位于第一半导体层与第二半导体层 之间。 在本发明的一实施例中，上述的阻隔层的材料包括绝缘材料。 在本发明的一实施例中，上述的阻隔层的材料包括绝缘材料与P型掺质 (dopant)。 在本发明的一实施例中，上述的阻隔层的材料包括非晶硅与P型掺质。 在本发明的一实施例中，上述的薄膜晶体管的制造方法更包括于源极与信道结构
层的一侧壁之间以及漏极与信道结构层的另一侧壁之间，形成一奥姆接触层。 本发明提出一种薄膜晶体管，其适于配置于一基板上。本发明的薄膜晶体管包括
一第一栅极、一绝缘层、一信道结构层、一源极、一漏极与一保护层。其中，第一栅极配置于
基板上。此外，绝缘层覆盖第一栅极。信道结构层配置于绝缘层上。另外，源极与漏极分别
配置于信道结构层的两侧壁上。本发明的保护层至少覆盖源极、漏极与部分的绝缘层。 在本发明的一实施例中，上述的源极与漏极以远离基板的方向而延伸。 在本发明的一实施例中，上述的薄膜晶体管更包括一奥姆接触层，其配置于源极
与信道结构层的一侧壁之间，以及配置于漏极与信道结构层的另一侧壁之间。 在本发明的一实施例中，上述的薄膜晶体管更包括一第二栅极，配置于信道结构
层上方的保护层上。 在本发明的一实施例中，上述的第二栅极的材料包括铟锡氧化物、铟锌氧化物或 铝锌氧化物。 在本发明的一实施例中，上述的信道结构层包括一第一半导体层、一阻隔层与一 第二半导体层。第一半导体层位于绝缘层上，而阻隔层位于第一半导体层与第二半导体层 之间。 在本发明的一实施例中，上述的阻隔层的材料包括绝缘材料。 在本发明的一实施例中，上述的阻隔层之材料包括绝缘材料与P型掺质。 在本发明的一实施例中，上述的阻隔层之材料包括非晶硅与P型掺质。 本发明提出一种像素结构的制造方法，其包括下列步骤首先，提供一基板。然后，
形成一第一栅极与一扫描线于基板上，且第一栅极与扫描线电性连接。接着，形成一绝缘
层，以覆盖第一栅极、扫描线与部分的基板。此外，形成一信道结构层于绝缘层上。之后，形
成一金属层，以覆盖信道结构层。然后，图案化金属层，以形成一数据线并至少保留信道结
构层两侧壁上的金属层，以分别形成一源极与一漏极。其中，源极与数据线电性连接。另外，
形成一保护层，至少覆盖源极、漏极、数据线与部分的绝缘层。接着，形成一像素电极于保护层上，其中像素电极透过保护层中的一第一接触窗开口而与漏极电性连接。 在本发明的一实施例中，上述在形成像素电极时更包括一并形成一第二栅极。第
二栅极至少位于信道结构层上方的保护层上且部分延伸至扫描线上方，并透过保护层与绝
缘层中的一第二接触窗开口 ，而与扫描线电性连接。 在本发明的一实施例中，上述的第二栅极的材料包括铟锡氧化物、铟锌氧化物或 铝锌氧化物。 在本发明的一实施例中，上述的信道结构层包括一第一半导体层、一阻隔层与一 第二半导体层。第一半导体层位于绝缘层上，而阻隔层位于第一半导体层与第二半导体层 之间。 在本发明的一实施例中，上述的阻隔层的材料包括绝缘材料。 在本发明的一实施例中，上述的阻隔层的材料包括绝缘材料与P型掺质。 在本发明的一实施例中，上述的阻隔层的材料包括非晶硅与P型掺质。 在本发明的一实施例中，上述的像素结构的制造方法更包括于源极与信道结构层
的一侧壁之间以及漏极与信道结构层的另一侧壁之间，形成一奥姆接触层。 本发明提出一种像素结构，其适于配置于一基板上。本发明的像素结构包括一第
一栅极、一扫描线、一绝缘层、一信道结构层、一数据线、一源极、一漏极、一保护层与一像素
电极。其中，第一栅极配置于基板上。扫描线配置于基板上且与第一栅极电性连接。此外，
绝缘层覆盖第一栅极、扫描线与部分的基板。上述的信道结构层配置于栅极上方的绝缘层
上。另外，数据线配置于绝缘层上。本发明的源极与漏极分别配置于信道结构层的两侧壁
上。上述的保护层至少覆盖源极、漏极、数据线与部分的绝缘层。本发明的像素电极配置于
保护层上。其中，像素电极透过保护层中的一第一接触窗开口而与漏极电性连接。 在本发明的一实施例中，上述的源极与漏极以远离基板的方向而延伸。 在本发明的一实施例中，上述的像素结构更包括一第二栅极。第二栅极配置于信
道结构层上方的保护层上且部分延伸至扫描线上方，并透过保护层与绝缘层中的一第二接
触窗开口 ，而与扫描线电性连接。 在本发明的一实施例中，上述的第二栅极的材料包括铟锡氧化物、铟锌氧化物或 铝锌氧化物。 在本发明的一实施例中，上述的信道结构层包括一第一半导体层、一阻隔层与一 第二半导体层。第一半导体层位于绝缘层上，而阻隔层位于第一半导体层与第二半导体层 之间。 在本发明的一实施例中，上述的阻隔层的材料包括绝缘材料。 在本发明的一实施例中，上述的阻隔层之材料包括绝缘材料与P型掺质。 在本发明的一实施例中，上述的阻隔层的材料包括非晶硅与P型掺质。 在本发明的一实施例中，上述的像素结构更包括一奥姆接触层，配置于源极与信
道结构层的一侧壁之间，以及配置于漏极与信道结构层的另一侧壁之间。 本发明薄膜晶体管的制造方法将源极与漏极形成于信道结构层的两侧壁上，而使
源极与漏极以远离基板的方向而延伸。因此，本发明薄膜晶体管所占用的面积可有效縮
小，且源极、漏极与第一栅极的重迭面积可有效縮减，以减少薄膜晶体管中栅极-漏极电容
(Cgd)的产生。此外，本发明信道结构层中可形成两个通道，因而能有较佳的导通能力。本
6发明像素结构的制造方法可将本发明的薄膜晶体管应用于像素结构中，因而能使本发明的 像素结构具有较高的开口率。 为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合所附 图式，作详细说明如下。


图1是公知薄膜晶体管的剖面示意图。
图2是公知薄膜晶体管漏电流路径的示意图。 图3A 3F是本发明第一实施例像素结构的制造流程剖面图, 图4A 4D是本发明第一实施例像素结构的制造流程上视图, 图5A 5G是本发明第二实施例像素结构的制造流程剖面图, 图6A 6D是本发明第二实施例像素结构的制造流程上视图,主要组件符号说明
100、 T、 T' 、 T"、 T'":薄膜晶体管 102、202 :基板
104 :底栅极 106 :栅绝缘层 108 :通道层 110、211 :奥姆接触层
112、214 :源极 114、216 :漏极 116、218 :保护层
118 :顶栅极 204 :第一栅极 206 :扫描线 208 :绝缘层 210、210':信道结构层 210a :半导体材料层 210b :阻隔材料层 210C :半导体材料层 210a':第一半导体层 :阻隔层 :第二半导体层






























210b， 210c， 212
220 222
像素电极 第二栅极 Cl :第一接触窗开口
C2:第二接触窗开口 L :漏电流
M :金属层 P、P':像素结构 S:掺杂半导体材料层 I :第一通道 II :第二通道
具体实施方式
第一实施例 图3A 3F是本发明第一实施例像素结构的制造流程剖面图，而图4A 4D是本发明第一实施例像素结构的制造流程上视图。请先参考图3A与图4A，本发明像素结构的制造方法包括下列步骤首先，提供一基板202。然后，形成一第一栅极204与一扫描线206于基板202上，且第一栅极204与扫描线206电性连接。当然，所属技术领域中具有通常知识者应知第一栅极204也可以是扫描线206的一部分向外延伸而成，图4A的第一栅极204的形状仅用以说明，并不刻意局限。 详细地说，第一栅极204与扫描线206可透过例如是物理气相沉积法(PVD)沉积金属材料于基板202上。然后，藉由一道光罩制程对此金属材料进行图案化，即可完成第一栅极204与扫描线206的制作。上述的金属材料可选用例如是铝、金、铜、钼、铬、及其组合合金等低阻值材料。 接着，形成一绝缘层208，以覆盖第一栅极204、扫描线206与部分的基板202。绝缘层208的材料例如是氮化硅(SiNx)或是氧化硅(SiOx)等材料。这里要说明的是，为了图式的简明，图4A省略了绝缘层208的绘示，而绝缘层208可清楚见于图3A中。
之后请参考图3B与4B，形成一信道结构层210于第一栅极204上方的绝缘层208上。 一般而言，上述的信道结构层210可透过例如是化学气相沉积法(CVD)沉积非晶硅(amorphous silicon)材料于基板202上。然后，藉由一道光罩制程对沉积于基板202上的非晶硅(amorphoussilicon)材料进行图案化，即可完成信道结构层210的制作。这里要说明的是，除了以一层非晶硅(amorphous silicon)材料来形成信道结构层210之外，本发明的信道结构层210也可以是多层结构，稍后将详述于第二实施例中。 之后请参考图3C，为了使半导体材料与金属材料之间的接触阻抗下降。在一实施例中，于信道结构层210与部分的绝缘层208上，依序形成一掺杂半导体材料层S与一金属层M。上述之掺杂半导体材料层S可藉由化学气相沉积法(CVD)而形成，而金属层M可藉由物理气相沈积法(PVD)而形成。 然后请参考图3D与图4C，图案化金属层M与掺杂半导体材料层S，以使部分的金属层M形成一源极214与一漏极216，部分的金属层M形成一数据线212。其中，源极214与数据线212电性连接。另一方面，掺杂半导体材料层S经图案化后，至少会于源极214与信道结构层210的一侧壁之间以及漏极216与信道结构层210的另一侧壁之间，形成一奥姆接触层211。上述至此，本发明的第一栅极204、绝缘层208、信道结构层210、奥姆接触层211、源极214与漏极216可初步构成本发明的薄膜晶体管T。 特别的是，图3D所示的源极214与漏极216会沿信道结构层210的两侧壁，而以远离基板202的方向向上延伸。如此一来， 发明的源极214、漏极216与第一栅极204重迭(overlap)的面积可大幅减少。如图1所示，公知的源极112、漏极114是以平行基板102
的方向延伸。这不但无法有效减少公知薄膜晶体管ioo所占据的面积，且栅极-漏极寄生
电容也无法有效减少。相较之下，本发明薄膜晶体管T的栅极-漏极寄生电容(Cgd)可较公知的薄膜晶体管100的栅极-漏极寄生电容大幅减少。因此，本发明的薄膜晶体管T能有良好的组件特性。此外，整个薄膜晶体管T所占据的面积亦能有效縮减。
之后请参考图3E，形成一保护层218，至少覆盖数据线212、源极214、漏极216、部分的绝缘层208与部分的信道结构层210。其中，保护层218具有一第一接触窗开口 Cl，以暴露出部分的漏极216。另外，绝缘层208与保护层218中具有一第二接触窗开口 C2，以暴露出部分的扫描线206。 接着请参考图3F与图4D，形成一像素电极220于保护层218上。像素电极220透过保护层218的第一接触窗开口 Cl而与漏极216电性连接。上述至此，本发明的像素结构P已制作完成。由于本发明的薄膜晶体管T能有效縮减其所占据的面积，因此本发明像素结构P的开口率(即erture ratio)可有效提升。 值得注意的是，在形成像素电极220时，还可选择性地一并形成一第二栅极222。第二栅极222的材料与像素电极220的材料相同，其例如是铟锡氧化物(IT0)、铟锌氧化物(IZ0)或铝锌氧化物(AZ0)。第二栅极222至少位于信道结构层210上方的保护层218上。此外，部分的第二栅极222延伸至扫描线206上方，并透过绝缘层208与保护层218中的第二接触窗开口 C2，而与扫描线206电性连接。 上述的第一栅极204、绝缘层208、信道结构层210、奥姆接触层211、源极214、漏极216与第二栅极222可构成双栅极型态的薄膜晶体管T。当薄膜晶体管T被开启时，第一栅极204会与信道结构层210的一侧耦合，第二栅极222会与信道结构层210的另一侧耦合，以分别形成两个通道，进而使薄膜晶体管T能有较佳的导通能力。
第二实施例 第二实施例与第一实施例类似，两者主要不同之处在于信道结构层的制作。图5A 5G是本发明第二实施例像素结构的制造流程剖面图，而图6A 6D是本发明第二实施例像素结构的制造流程上视图。请先参考图5A与图6A，首先，提供一基板202。然后，形成一第一栅极204与一扫描线206于基板202上，且第一栅极204与扫描线206电性连接。上述形成第一栅极204与扫描线206的方式与第一实施例类似，于此不多加赘述。接着，形成一绝缘层208，以覆盖第一栅极204、扫描线206与部分的基板202。为了图式的简明，图6A省略了绝缘层208的绘示，而绝缘层208可清楚见于图5A中。 之后请参考图5B，于绝缘层208上依序形成一半导体材料层210a、一阻隔材料层210b与一半导体材料层210c。阻隔层210b的材料例如是绝缘材料、含有P型掺质(dopant)的绝缘材料或含有P型掺质的非晶硅。 接着请参考图5C与6B，图案化半导体材料层210a、阻隔材料层210b与半导体材料层210c，以于栅极上方的绝缘层208上形成一信道结构层210'。特别的是，信道结构层210'包括一第一半导体层210a'、一阻隔层210b'与一第二半导体层210c'。其中，第一半导体层210a'位于绝缘层208上，而阻隔层210b'位于第一半导体层210a'与第二半导体层210c'之间。 然后请参考图5D，为了使半导体材料与金属材料之间的接触阻抗下降。在一实施例中，于信道结构层210'与部分之绝缘层208上，依序形成一掺杂半导体材料层S与一金 属层M。形成掺杂半导体材料层S与金属层M的方法与第一实施例类似，于此不多加赘述。
接着请参考图5E与图6C，图案化金属层M与掺杂半导体材料层S，以使部分的金 属层M形成一源极214与一漏极216，而部分的金属层M形成一数据线212。其中，源极214 与数据线212电性连接。另一方面，掺杂半导体材料层S经图案化后，会于源极214与信道 结构层210'的一侧壁之间以及漏极216与信道结构层210'的另一侧壁之间，形成一奥姆 接触层211。上述至此，本发明的第一栅极204、绝缘层208、信道结构层210'、奥姆接触层 211、源极214与漏极216可构成本发明的薄膜晶体管T"。 图5E所示的薄膜晶体管T"同样具有第一实施例薄膜晶体管T的优点。特别的是， 当薄膜晶体管T"被施予逆向偏压而关闭时，位于信道结构层210'中间的阻隔层210b'可 有效抑制如公知图2所示的漏电流L的情形。为了提高抑制漏电流L之效果，阻隔层210b' 例如是P型掺质(dopant)的绝缘材料或含有P型掺质的非晶硅，以有效中和于信道结构层 210'中所产生的漏电流。因此，本发明的薄膜晶体管T"能具有良好的组件特性。
接着请参考图5F，形成一保护层218，至少覆盖源极214、漏极216、数据线212与 部分的绝缘层208。其中，保护层218具有一第一接触窗开口C1，以暴露出漏极216。另外， 绝缘层208与保护层218中具有一第二接触窗开口 C2，以暴露出部分的扫描线206。
之后请参考图5G与图6D，形成一像素电极220于保护层218上。其中，像素电极 220透过保护层218中的第一接触窗开口 Cl而与漏极216电性连接。上述至此，本发明的 像素结构P'已制作完成。 值得注意的是，在形成像素电极220时，还可选择性地一并形成一第二栅极222。 第二栅极222的材料与像素电极220的材料相同，其例如是铟锡氧化物、铟锌氧化物或铝锌 氧化物。此第二栅极222位于信道结构层210'上方的保护层218上。部分的第二栅极222 延伸至扫描线206上方，并透过保护层218与绝缘层208中的第二接触窗开口 C2而与扫描 线206电性连接。 这里要特别说明的是，第一栅极204、绝缘层208、信道结构层210'、奥姆接触层 211、源极214、漏极216与第二栅极222可构成双栅极型态之薄膜晶体管T'"。当薄膜晶体 管T'"被开启时，第一栅极204会与第一半导体层210a'耦合，第二栅极222会与第二半导 体层210c'耦合，以使薄膜晶体管T'能有较佳的导通能力。特别的是，阻隔层210b'可有 效避免第一栅极204与第一半导体层210a'之间的电场以及第二栅极222与第二半导体层 210c'之间的电场互相影响，进而能使薄膜晶体管T'"发挥其最大的效益。
综上所述，本发明薄膜晶体管的制造方法将源极与漏极形成于信道结构层的两侧 壁上，而使源极与漏极以远离基板的方向而延伸。因此，源极、漏极与第一栅极的重迭面积 可有效縮减，进而有效抑制薄膜晶体管中栅极-漏极电容(Cgd)的产生。本发明薄膜晶体 管所占用的面积亦可有效縮小。此外，本发明信道结构层中可形成两个通道，因而能有较佳 的导通能力，并藉由阻隔层而能有效避免漏电流的产生。另外，阻隔层可有效避免形成两通 道的电场彼此产生不良的干扰，因而能使本发明的薄膜晶体管能发挥其最大效益。本发明 像素结构的制造方法可将本发明的薄膜晶体管应用于像素结构中，因而能使本发明的像素 结构具有较高的开口率。 虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此 本发明的保护范围当视权利要求书所界定者为准。
权利要求
一种薄膜晶体管的制造方法，其特征在于，包括提供一基板；形成一第一栅极于该基板上；形成一绝缘层，以覆盖该第一栅极；形成一信道结构层于该绝缘层上；形成一金属层，以覆盖该信道结构层与部分的该绝缘层；图案化该金属层并保留该信道结构层两侧壁上的该金属层，以分别形成一源极与一漏极；以及形成一保护层，覆盖该源极、该漏极。
2. 如权利要求1所述的薄膜晶体管的制造方法，其特征在于，还包括形成一第二栅极 于该信道结构层上方的该保护层上。
3. 如权利要求2所述的薄膜晶体管的制造方法，其特征在于，该第二栅极的材料包括 铟锡氧化物、铟锌氧化物或铝锌氧化物。
4. 如权利要求1所述的薄膜晶体管的制造方法，其特征在于，该信道结构层包括一第 一半导体层、一阻隔层与一第二半导体层，该第一半导体层位于该绝缘层上，而该阻隔层位 于该第一半导体层与该第二半导体层之间。
5. 如权利要求4所述的薄膜晶体管的制造方法，其特征在于，该阻隔层的材料包括绝 缘材料、或者包括绝缘材料与P型掺质、或者包括非晶硅与P型掺质。
6. 如权利要求1所述的薄膜晶体管的制造方法，其特征在于，还包括于该源极与该信 道结构层的一侧壁之间以及该漏极与该信道结构层的另一侧壁之间，形成一奥姆接触层。
7. —种薄膜晶体管，适于配置于一基板上，其特征在于，该薄膜晶体管包括 一第一栅极，配置于该基板上；一绝缘层，覆盖该第一栅极； 一信道结构层，配置于该绝缘层上；一源极与一漏极，分别配置于该信道结构层的两侧壁上； 一保护层，至少覆盖该源极、该漏极与部分的该绝缘层。
8. 如权利要求7所述的薄膜晶体管，其特征在于，该源极与该漏极以远离该基板的方 向而延伸。
9. 如权利要求7所述的薄膜晶体管，其特征在于，还包括一奥姆接触层，配置于该源极 与该信道结构层的一侧壁之间，以及配置于该漏极与该信道结构层的另一侧壁之间。
10. 如权利要求7所述的薄膜晶体管，其特征在于，还包括一第二栅极，配置于该信道 结构层上方的该保护层上。
11. 如权利要求7所述的薄膜晶体管，其特征在于，该信道结构层包括一第一半导体 层、一阻隔层与一第二半导体层，该第一半导体层位于该绝缘层上，而该阻隔层位于该第一 半导体层与该第二半导体层之间。
12. —种像素结构的制造方法，其特征在于，包括 提供一基板；形成一第一栅极与一扫描线于该基板上，且该第一栅极与该扫描线电性连接； 形成一绝缘层，以覆盖该第一栅极、该扫描线与部分的该基板；形成一信道结构层于该绝缘层上； 形成一金属层，以覆盖该信道结构层；图案化该金属层，以形成一数据线并至少保留该信道结构层两侧壁上的该金属层，以分别形成一源极与一漏极，其中该源极与该数据线电性连接；形成一保护层，至少覆盖该源极、该漏极、该数据线与部分的该绝缘层；以及 形成一像素电极于该保护层上，其中该像素电极透过该保护层中的一第一接触窗开口而与该漏极电性连接。
13. 如权利要求12所述的像素结构的制造方法，其特征在于，形成该像素电极时还包 括一并形成一第二栅极，该第二栅极至少位于该信道结构层上方的该保护层上且部分延伸 至该扫描线上方，并透过该保护层与该绝缘层中的一第二接触窗开口 ，而与该扫描线电性 连接。
14. 如权利要求13所述的像素结构的制造方法，其特征在于，该信道结构层包括一第 一半导体层、一阻隔层与一第二半导体层，该第一半导体层位于该绝缘层上，而该阻隔层位 于该第一半导体层与该第二半导体层之间。
15. 如权利要求13所述的像素结构的制造方法，其特征在于，还包括于该源极与该信 道结构层的一侧壁之间以及该漏极与该信道结构层的另一侧壁之间，形成一奥姆接触层。
16. —种像素结构，适于配置于一基板上，其特征在于，该像素结构包括 一第一栅极，配置于该基板上；一扫描线，配置于该基板上且与该第一栅极电性连接； 一绝缘层，覆盖该第一栅极、该扫描线与部分的该基板； 一信道结构层，配置于该绝缘层上； 一数据线，配置于该绝缘层上；一源极与一漏极，分别配置于该信道结构层的两侧壁上； 一保护层，至少覆盖该源极、该漏极、该数据线与部分的该绝缘层；以及 一像素电极，配置于该保护层上，其中该像素电极透过该保护层中的一第一接触窗开 口而与该漏极电性连接。
17. 如权利要求16所述的像素结构，其特征在于，该源极与该漏极以远离该基板的方 向而延伸。
18. 如权利要求16所述的像素结构，其特征在于，还包括一第二栅极，配置于该信道结 构层上方的该保护层上且部分延伸至该扫描线上方，并透过该保护层与该绝缘层中的一第 二接触窗开口 ，而与该扫描线电性连接。
19. 如权利要求16所述的像素结构，其特征在于，该信道结构层包括一第一半导体层、 一阻隔层与一第二半导体层，该第一半导体层位于该绝缘层上，而该阻隔层位于该第一半 导体层与该第二半导体层之间。
全文摘要
一种薄膜晶体管的制造方法包括下列步骤首先，提供一基板。之后，形成一第一栅极于基板上。接着，形成一绝缘层，以覆盖第一栅极与部分的基板。然后，形成一信道结构层于栅极上方的绝缘层上。此外，形成一金属层，以覆盖信道结构层与部分的绝缘层。之后，图案化金属层并至少保留信道结构层两侧壁上的金属层，以分别形成一源极与一漏极。另外，形成一保护层，至少覆盖源极、漏极与部分的绝缘层。
文档编号G02F1/13GK101728265SQ20081016706
公开日2010年6月9日 申请日期2008年10月10日 优先权日2008年10月10日
发明者林恒昌, 洪意玲, 许登渊, 马竣人 申请人:华映视讯(吴江)有限公司;中华映管股份有限公司