辅助电容配线驱动电路和显示装置的制作方法

专利名称：辅助电容配线驱动电路和显示装置的制作方法
技术领域：
本发明涉及具备辅助电容配线驱动电路的显示装置。
背景技术：
在有源矩阵型的液晶显示装置中，对各像素电极供给数据信号，将各像素电极与 公共电极之间的电压施加到液晶上，由此控制显示。数据信号是以公共电压为中心、作为取 得正负两极性的交流信号而生产的，其振幅受限于由于电源供给系统、功耗而导致的限制， 对液晶所施加的电压范围不一定大到能够实现足够的对比度的程度。因此，提出了一种进 行电容耦合驱动的液晶显示装置，所述电容耦合驱动是驱动像素的辅助电容配线、进行像 素电极电位的提升和降低。例如，在专利文献1 3中，公开了进一步改进这种电容耦合驱 动的驱动方式。在这些辅助电容配线驱动电路中，存在如图8的(a)的液晶显示装置101所示的 相对于栅极驱动器(扫描信号线驱动电路)103夹着像素部102而配置的CS驱动器(辅助 电容配线驱动电路)104、如图8的(b)的液晶显示装置111所示的在相对于像素部112配 置在单侧的边框区域的驱动器113中与栅极驱动器(扫描信号线驱动电路)一体地形成的 辅助电容配线驱动电路。图8的(a)的栅极驱动器103和CS驱动器104的配置对应液晶显示装置的窄边 框化，CS驱动器104要读入极性识别信号FR而使用的扫描信号在从栅极驱动器103输出 后，通过设置在像素部102上的栅极总线GL，输入到CS驱动器104。另一方面，图8的(b) 的栅极驱动器和CS驱动器的配置是在以往的栅极驱动器中组装CS驱动器，CS驱动器要读 入极性识别信号FR而使用的扫描信号在驱动器113的内部从栅极驱动器接收。专利文献1 日本公开专利公报“特开2007-47703号公报(
公开日2007年2月 22 日)”专利文献2 日本公开专利公报“特开2006-313319号公报(
公开日2006年11 月16日)”专利文献3 日本公开专利公报“特开平10-39277号公报(
公开日1998年2月 13 日)”

发明内容
但是，如图14所示，在图8的(a)示出的液晶显示装置101中，CS驱动器104通过 栅极总线GL从栅极驱动器103接收扫描信号，因此，栅极总线GL易于从源极总线SL接收到 与由源极驱动器105驱动的源极总线SL交叉而造成的噪声传播。并且，这种液晶显示装置 由使用了以非晶硅、多晶硅作为材料的、仅包括η沟道极性或者ρ沟道极性的单极性的TFT 的电路构成，因此，悬浮部位较多。在悬浮较多的情况下，由于如图15的机理，悬浮部位的 电荷被放电，引起与其前面连接的电路的误动作。在有源矩阵的显示装置中，由于视频的写 入等造成的源极总线的电位变动而产生的噪声混入到栅极总线。并且，栅极驱动器的输出的大部分的期间输出低(Low)，因此，几乎所有的栅极总线通过晶体管电连接到栅极驱动器 的低电源。因此，在栅极总线上所产生的噪声传播到栅极驱动器的低电源。存在以下问题 产生了噪声的栅极总线、栅极驱动器的低电源在其连接对象所存在的电路的悬浮部位上引 起上述放电。因此，在CS驱动器从栅极总线GL电连接到电源线、栅极线的情况下，易于引
起噪声传播。另外，η极性的低电位侧电源的电位与栅极驱动器103相同，ρ极性的高电位侧电 源的电位与CS驱动器104相同。即两者的高和低的逻辑电平相等，因此，噪声电平对于CS 驱动器104易于成为激活的逻辑电平。因此，在使栅极总线GL处于扫描信号的截止电位期间，噪声侵入到CS驱动器104 内，由此CS驱动器104有可能保存了错误的极性信号。作为一个例子，图9的(a)表示栅 极总线GL被连接到η沟道型TFT 201的栅极的状态，其中，所述η沟道型TFT 201用作取 入CS驱动器104的极性识别信号FR的模拟开关。此时，如图9的(b)所示，当栅极驱动器 103的电源和CS驱动器104的电源都是10V/-5V时，混入到栅极总线GL中的噪声使TFT 201成为导通状态，引起极性识别信号FR的保存电路输出OUT发生错误的变化。由此，CS 驱动器104发生误动作。另外，在图8的(b)示出的液晶显示装置111中，噪声在下面的图10 图13示出 的路径中侵入到CS驱动器内，引起CS驱动器误动作。在图10中，驱动器113具备对应各栅极总线GL的段113a。段113a具备构成栅极 驱动器的移位寄存器段113b和构成CS驱动器的CS驱动器段113c。在像素部112上从源 极总线SL传播到栅极总线GL的噪声在段113a内从栅极总线GL到达CS驱动器段113c的 输入。由此，引起CS驱动器误动作、在CS配线CSOUT输出错误的信号。在图11中，采用了将CS驱动器段113c的输入从栅极总线GL分离的结构，在这种 情况下，如图12所示，混入到栅极总线GL的噪声也从栅极驱动器侧通过在η极性的情况下 作为低电位侧电源的GVSS电源混入到移位寄存器段113b的移位输出SRout，到达CS驱动 器的输入。由此，引起CS驱动器误动作，在CS配线CSOUT输出错误的信号。图13表示此时移位寄存器段113b内的噪声的传播路径。噪声从栅极总线GL通 过扫描信号的输出端子out侵入到移位寄存器段113b的内部、在经过晶体管T3后沿GVSS 电源配线经过晶体管T9混入到变换输出SRout。这样，在具备CS驱动器的以往的液晶显示装置中，存在CS驱动器接收到来自栅极 总线的噪声而进行误动作的问题。本发明是鉴于上述以往的问题点而完成的，其目的在于实现即使接收到来自扫描 信号线的噪声也能够避免误动作的辅助电容配线驱动电路和具备辅助电容配线驱动电路 的显示装置。为了解决上述问题，本发明的辅助电容配线驱动电路驱动有源矩阵型的显示装置 的辅助电容配线，仅使用相同导电型的多个晶体管作为晶体管，由扫描信号线驱动电路的 输出来驱动，其特征在于生成输出级的前级的信号电压的、高电位侧的电源电压和低电位 侧的电源电压中的至少一方不同于扫描信号线驱动电路所对应的逻辑电平侧的电源电压。根据上述发明，辅助电容配线驱动电路的、生成输出级的前级的信号电压的、高电 位侧的电源电压和低电位侧的电源电压中的至少一方不同于扫描信号线驱动电路的电源电压，因此，即使从数据信号线混入到扫描信号线的噪声侵入到辅助电容配线驱动电路的 内部，也能够防止由于噪声而造成的辅助电容配线驱动电路的逻辑电平的混乱。由此，能够 防止辅助电容配线驱动电路的误动作。根据上述内容，发挥能够实现即使接收到来自扫描信号线的噪声也能够避免误动 作的辅助电容配线驱动电路的效果。为了解决上述问题，本发明的辅助电容配线驱动电路的特征在于构成上述辅助 电容配线驱动电路的晶体管仅包括η沟道极性。根据上述发明，如组装到显示面板中的辅助电容配线驱动电路那样，当构成辅助 电容配线驱动电路的晶体管仅采用η沟道极性时，悬浮部位较多，因此，电源电压与扫描信 号线驱动电路的不同发挥非常有效地防止噪声造成的误动作的效果。为了解决上述问题，本发明的辅助电容配线驱动电路的特征在于生成上述辅助 电容配线驱动电路的上述信号电压的低电位侧的电源电压高于生成上述扫描信号线驱动 电路的上述输出的低电位侧的电源电压。根据上述发明，生成辅助电容配线驱动电路的信号电压的低电位侧的电源电压高 于生成扫描信号线驱动电路的输出的低电压侧的电源电压，因此，特别地发挥能够防止由 于噪声造成将低逻辑误识别为高逻辑的效果。为了解决上述问题，本发明的辅助电容配线驱动电路的特征在于构成上述辅助 电容配线驱动电路的晶体管仅包括P沟道极性。根据上述发明，如组装到显示面板中的辅助电容配线驱动电路那样，当构成辅助 电容配线驱动电路的晶体管仅采用P沟道极性时，悬浮部位较多，因此，电源电压与扫描信 号线驱动电路的不同发挥非常有效地防止噪声造成的误动作的效果。为了解决上述问题，本发明的辅助电容配线驱动电路的特征在于生成上述辅助 电容配线驱动电路的上述信号电压的高电位侧的电源电压低于生成上述扫描信号线驱动 电路的上述输出的高电位侧的电源电压。根据上述发明，生成辅助电容配线驱动电路的信号电压的高电位侧的电源电压低 于生成扫描信号线驱动电路的输出的高电压侧的电源电压，因此，发挥特别能够防止由于 噪声而造成的将高逻辑识别为低逻辑的效果。为了解决上述问题，本发明的辅助电容配线驱动电路的特征在于上述辅助电容 配线驱动电路具备与上述扫描信号线驱动电路对应的各上述输出的段，各上述段具备第1 开关、第ι存储电路、第1转发开关、第1模拟开关、第2开关、第2存储电路、第2转发开关 以及第2模拟开关，上述输出级包括上述第1模拟开关和上述第2模拟开关，上述第1开关 设置在指示辅助电容电压的极性的第1极性判断信号的输入端子和上述第1存储电路之 间，将与各上述段对应的上述扫描信号线驱动电路的上述输出作为控制信号进行导通/截 止，上述第1存储电路保存通过上述第1开关而取入的上述第1极性判断信号，并且将其作 为第1保存信号来输出，上述第1转发开关根据输入的时钟信号的定时将从上述第1存储 电路输出的上述第1保存信号作为第1转发信号来转发，上述第1模拟开关设置在上述段 对上述辅助电容配线的输出端子与上述辅助电容电压的高电位侧的电源之间，将从上述第 1转发开关转发的上述第1转发信号作为控制信号进行导通/截止，上述第2开关设置在 与指示上述辅助电容电压的极性的上述第1极性判断信号的极性相反的第2极性判断信号的输入端子与上述第2存储电路之间，将与各上述段对应的上述扫描信号线驱动电路的上 述输出作为控制信号进行导通/截止，上述第2存储电路保存通过上述第2开关取入的上 述第2极性判断信号，并且将其作为第2保存信号来输出，上述第2转发开关根据输入的上 述时钟信号的定时将从上述第2存储电路输出的上述第2保存信号作为第2转发信号来转 发，上述第2模拟开关设置在上述段的上述输出端子与上述辅助电容电压的低电压侧的电 源之间，将从上述第2转发开关转发的上述第2转发信号作为控制信号进行导通/截止，上 述第1极性反转信号、上述第1保存信号、上述第1转发信号、上述第2极性反转信号、上述 第2保存信号以及上述第2转发信号的各电压是上述信号电压。根据上述发明，辅助电容配线驱动电路发挥如下效果每当扫描信号线驱动电路 的各输出变成激活时，不发生误动作地使输出到对应的辅助电容配线的辅助电容电压的极 性反转。为了解决上述问题，本发明的辅助电容配线驱动电路的特征在于上述第1开关 和上述第2开关是晶体管。根据上述发明，发挥能够容易地构成第1开关和第2开关的效果。为了解决上述问题，本发明的辅助电容配线驱动电路的特征在于上述第1存储 电路是连接到上述第1开关的输出端子以及上述第1转发开关的输入端子与上述第1保存 信号的低电位侧的电源之间的电容，上述第2存储电路是连接到上述第2开关的输出端子 以及上述第2转发开关的输入端子与上述第2保存信号的低电位侧的电源之间的电容。根据上述发明，发挥能够容易地构成第1存储电路和第2存储电路的效果。为了解决上述问题，本发明的辅助电容配线驱动电路的特征在于上述第1转发 开关和上述第2转发开关是将上述时钟信号作为控制信号进行导通/截止的晶体管。根据上述发明，发挥能够容易地构成第1转发开关和第2转发开关的效果。为了解决上述问题，本发明的显示装置的特征在于具备上述辅助电容配线驱动 电路。根据上述发明，发挥能够实现即使接收到来自扫描信号线的噪声也能够避免误动 作的显示装置的效果。为了解决上述问题，本发明的显示装置的特征在于上述辅助电容配线驱动电路 和上述扫描信号线驱动电路是之间夹着上述扫描信号线而相互分离地形成的。根据上述发明，发挥以下效果在辅助电容配线驱动电路和扫描信号线驱动电路 是之间夹着扫描信号线而相互分离地形成的显示装置中，能够防止辅助电容配线驱动电路 的误动作。为了解决上述问题，本发明的显示装置的特征在于上述辅助电容配线驱动电路 与上述扫描信号线驱动电路都被形成在上述扫描信号线的一端侧。根据上述发明，发挥以下效果在辅助电容配线驱动电路和扫描信号线驱动电路 被形成在扫描信号线的同一端侧的显示装置中，能够防止辅助电容配线驱动电路的误动 作。本发明的其它的目的、特征以及优点根据下面所示出的内容可以充分理解。另外， 本发明的好处根据参照附图的下面的说明变得明了。


图1表示本发明的实施方式，是表示CS驱动器的动作的信号的时序图。图2是表示执行图1的动作的CS驱动器的结构的电路框图。图3是表示图2的CS驱动器的具体结构例子的电路图。图4是表示栅极驱动器的结构的电路图。图5是表示图4的栅极驱动器的动作的信号的时序图。图6表示本发明的实施方式，是表示第1显示装置的结构的电路框图。图7表示本发明的实施方式，是表示第2显示装置的结构的电路框图。图8表示以往技术，(a)和(b)是表示显示装置的结构的框图。图9表示以往技术，(a)是表示以往的第1噪声侵入路径的电路图，(b)是混入噪 声的信号的波形图。图10是表示以往的第2噪声侵入路径的电路图。图11是表示以往的第3噪声侵入路径的电路图。图12是从第3噪声侵入路径混入噪声的信号的波形图。图13是详细表示第3噪声侵入路径的电路图。图14是用于表示以往的问题的显示装置的框图。图15是用于表示以往的问题的表示噪声的传播机理的电路图。附图标记说明Ull 液晶显示装置(显示装置)；4 :CS驱动器(辅助电容配线驱动电路)；13: 驱动器(辅助电容配线驱动电路)；VDD:电源电压(扫描信号线驱动电路的高电位侧的电 源电压、生成辅助电容配线驱动电路的输出级的前级的信号电压的高电位侧的电源电压)； VSS:电源电压(生成辅助电容配线驱动电路的输出级的前级的信号电压的低电位侧的电 源电压)；GVSS 电源电压(扫描信号线驱动电路的低电位侧的电源电压)；VCSH:电源电压 (辅助电容线配线的高电位侧的电源电压)；VCSL 电源电压(辅助电容线配线的低电位侧 的电源电压)。
具体实施例方式根据图1至图7说明本发明的一个实施方式，内容如下。图6表示本实施方式的液晶显示装置(显示装置)1的结构。液晶显示装置1是有源矩阵形的显示装置，具备像素部2、栅极驱动器(扫描信号 线驱动电路)3、CS驱动器(辅助电容配线驱动电路)4以及源极驱动器(数据信号线)5。 像素部2和栅极驱动器3之间用栅极总线(扫描信号线)GL连接，像素部2和CS驱动器4 之间用CS总线(辅助电容配线)CSL连接，像素部2和源极驱动器5之间用源极总线(数 据信号线)SL连接。按行独立地驱动CS总线CSL。像素部2是多个像素PIX···被配置成阵列状的结构。各像素PIX具备TFT 21、液晶 电容CL以及辅助电容CS。TFT 21是有源矩阵方式的像素PIX的选择元件，栅极连接栅极 总线GL，源极连接源极总线SL，漏极连接像素电极22。液晶电容CL是在像素电极22和对 置电极COM之间夹着液晶层而构成的。辅助电容CS是在像素电极22和辅助电容配线CSL 之间夹着绝缘层而构成的。
栅极驱动器3具备纵向连接多个移位寄存器段3a…而构成的移位寄存器。各移位 寄存器段3a具备设置输入端子set、输出端子out以及时钟输入端子ck、ckb。将第k级(k =…、n-l、n、n+l、…)的移位寄存器段3a称为SRk，将从SRk的输出端子out输出的输出 信号称为SRoutk，以SRk表示的移位寄存器段3a利用输出信号SRoutk驱动对应的栅极总 线GLk。对第1级的移位寄存器段3a的设置输入端子set输入栅极启动脉冲GSP，各移位 寄存器段3a的输出端子out连接作为下一级的第k+Ι级的移位寄存器段3a的设置输入端 子set。即，从各移位寄存器段3a的输出端子out输出的输出信号SRO成为下一级的移位 寄存器段3a的设置信号。另外，对第奇数级的移位寄存器段3a和第偶数级的移位寄存器段3a的一方中 的时钟输入端子ck输入栅极时钟信号GCK1，并且对时钟输入端子ckb输入栅极时钟信号 GCK2，对另一方的时钟输入端子ck输入栅极时钟信号GCK2，并且对时钟输入端子ckb输入 栅极时钟信号GCK1。栅极时钟信号GCKl和栅极时钟信号GCK2存在以下关系周期相互相 等、作为激活的期间的高电平期间相互不重合。CS驱动器4是在与栅极驱动器3之间夹着栅极总线GL而形成的，具备纵向连接 的多个CS驱动器段4a。各CS驱动器段4a具备极性输入端子fr、frb、扫描信号输入端子 in、输出端子out以及时钟输入端子ckb。将第k级0 =···、η-1、η、η+1、…)的CS驱动 器段4a称为CSk，将从CSk的输出端子out输出的输出信号称为CSOUTk，以CSk表示的CS 驱动器段4a利用作为辅助电容电压的输出信号CSOUTk来驱动对应的CS总线CSLk。对各CS驱动器段4a同时输入极性判断信号FR、FRB。极性判断信号FR和极性判 断信号FRB的关系互相反相。另外，对第k级的CS驱动器段4a的时钟输入端子ckb输入 栅极时钟信号GCKl和栅极时钟信号GCK2中的、输入到第k级的移位寄存器段3a的时钟输 入端子ckb的栅极时钟信号。源极驱动器5对各源极总线SL输出与从外部供给的显示数据对应的数据信号。在上述结构的液晶显示装置1中，全部在玻璃基板上用非晶硅、多晶硅、CG硅等制 作像素部2、栅极驱动器3、CS驱动器4以及源极驱动器5。另外，栅极驱动器3、CS驱动器 4以及源极驱动器5仅以相同导电型的多个晶体管作为晶体管，在此特别地全部以η沟道型 的极性的TFT形成上述晶体管。下面，在图2中用框图表示CS驱动器4所具备的各CS驱动器段4a的结构例子。 另外，图3表示以具体的电路元件构成图2的各块的电路图。CS驱动器段4a具备模拟开关41a、41b、存储电路42a、42b、转发开关43a、43b以及 模拟开关44a、44b。此外，在图2中表示第η级的CS驱动器段4a作为一个例子，因此酌情 地对附图标记附上字母η。如图3以晶体管Tl Τ4所示，模拟开关41a、41b、44a、44b全部 由η沟道型TFT构成。模拟开关41a是将从栅极总线GL输入的作为扫描信号的输出信号SRO作为控制 信号进行导通/截止的、将输入到极性输入端子fr的极性判断信号FR取入到存储电路42a 内的开关。模拟开关41b是将从栅极总线GL输入的作为扫描信号的输出信号SRO作为控制 信号、将输入到极性输入端子frb的极性判断信号FRB取入到存储电路42b内的开关。模 拟开关41a在图3中由晶体管Tl构成，晶体管Tl的栅极被输入输出信号SR0。模拟开关 41b在图3中由晶体管T2构成，晶体管T2的栅极被输入输出信号SR0。
存储电路42a保存通过模拟开关41a取入的极性判断信号FR、输出保存信号LA。 存储电路42b保存通过模拟开关43b取入的极性判断信号FRB、输出保存信号LB。存储电 路42a在图3中由电容Cl构成，电容Cl连接在模拟开关41a的输出端子和电源VSS之间。 存储电路42b在图3中由电容C2构成，电容C2连接在模拟开关41b的输出端子和电源VSS 之间。转发开关43a根据从时钟输入端子ckb输入的时钟信号CKB (即CKBl或者CKB2) 的定时，将从存储电路42a输出的保存信号LA作为转发信号LAO来转发。转发开关43b根 据从时钟输入端子ckb输入的时钟信号CKB (即CKBl或者CKB2)的定时，将从存储电路42a 输出的保存信号LAB作为转发信号LAOB来转发。转发开关43a在图3中由晶体管T3构 成，晶体管T3的栅极被输入时钟信号CKB。模拟开关43b在图3中由晶体管T4构成，晶体 管T4的栅极被输入时钟信号CKB。构成极性判断信号FR、FRB、保存信号LA、LAB以及转发信号LA0、LA0B的低电位侧 的电源电压VSS (以电源VSS的符号代用)、即生成CS驱动器段4a的输出级的前级的信号电 压的低电位侧的电源电压VSS与包括模拟开关44a、44b的CS驱动器段4a的输出级(即CS 驱动器4的输出级)中的低电位侧的电源电压VCSL存在以下关系VSS>VCSL。并且，在 本实施方式中，上述电源电压VSS被设定成高于栅极驱动器3的低电位侧的电源电压GVSS。模拟开关44a将从转发开关43a转发的转发信号LAO作为控制信号进行导通/ 截止，对输出端子out输出辅助电容配线CSL的高电位侧的电源电压VCSH作为输出信号 CSOUT0模拟开关44b将从转发开关43b转发的转发信号LAOB作为控制信号进行导通/ 截止，对输出端子out输出辅助电容配线CSL的低电位侧的电源电压VCSL作为输出信号 CSOUT0模拟开关44a在图3中由晶体管T5构成，晶体管T5的栅极被输入转发信号LA0。 模拟开关44b在图3中由晶体管T6构成，晶体管T6的栅极被输入转发信号LA0B。图1表示CS驱动器4的各信号的时序图。如上所述，生成CS驱动器段4a的输出级的前级的信号电压的低电位侧的电源电 压VSS被设定成高于栅极驱动器3的低电位侧的电源电压GVSS。在各CS驱动器段4a中，在从栅极总线GL输入的扫描信号成为高的定时取入极性 判断信号FR。极性判断信号FR、FRB以与时钟信号CK、CKB(即CKB1、CKB2)相同的周期切 换高和低，设定各信号的脉冲期间，使时钟信号CK、CKB的各脉冲期间收纳到极性判断信号 FR、FRB的各脉冲期间内。另外，在时钟信号CK是激活电平的高(High)期间，极性判断信 号FR是高，在时钟信号CKB是激活电平的高电平期间，极性判断信号FRB是高。当在时钟信号CK成为高电平的某一个期间扫描信号成为高期间、模拟开关41a成 为导通状态时，极性判断信号FR被存储电路42a保存，存储电路42a输出高作为保存信号 LA。该高的保存信号被保持到在相同的CS驱动器段4a中下一高的扫描信号成为高期间为 止，即到1个帧的期间后为止。转发开关43a在时钟信号CK成为高的上述期间之后时钟信号CKB成为高的定时， 即时钟信号CK成为高的1个水平期间后，转发成为高的转发信号LA0。转发信号LAO由于 当转发开关43a成为截止状态时，转发开关43a和模拟开关44a的栅极之间成为悬浮的，因 而到转发开关43a下一次成为导通状态为止保持相同的电压。转发信号LAO的高期间持续 到紧接保存信号LA成为低后的时钟信号CKB向高上升的定时为止。
在极性判断信号FRB的取入路径中，与极性判断信号FR的取入路径相比，各信号 的极性相反。即，保存信号LAB与保存信号LA反相，转发信号LAOB与转发信号LAO反相。由此，在转发信号LAO成为高的期间，模拟开关44a成为导通状态并且模拟开关 44b成为截止状态、输出信号CSOUT成为高电平的电源电压VCSH。另一方面，在转发信号 LAOB成为高的期间，模拟开关44b成为导通状态并且模拟开关44a成为截止状态、输出信号 CSOUT成为低电平的电源电压VCSL。由此，按每一帧，CS总线CSL的电压极性发生反转。例如生成CS驱动器段4a的输出级的前级的信号电压的电源电压VDD和电源电压 VSS是10V/0V。在此，CS驱动器4的上述低电压侧的电源电压VSS被设定成高于栅极驱动 器3的低电压侧的电源电压GVSS(如后所述，例如-5V)。由此，即使噪声从源极总线SL混 入到栅极总线GL且该噪声侵入到CS驱动器4的内部，噪声电平也难以成为相对于电源电 压VSS成为高逻辑那样的高电平。因此，在CS驱动器4中，不会发生由于侵入的噪声造成 作为非激活电平的低的信号混乱、引起误动作，能够输出正常的输出信号CS0UT。下面，图4表示栅极驱动器3所具备的各移位寄存器段3a的构成例子。移位寄存器段3a具备由η沟道型TFT构成的晶体管Tll Τ17以及电容Cll C13。晶体管Tll的栅极连接到设置输入端子set，晶体管Tll的漏极连接到栅极驱动器 3的高电位侧的电源VDD。另外，晶体管Tll的源极和晶体管T14的漏极以节点nl连接。晶 体管T12的栅极连接到节点nl，晶体管T12的漏极连接到时钟输入端子ck。另外，晶体管 T12的源极与晶体管T13的漏极连接，该连接点成为移位寄存器段3a的输出端子out。晶 体管T13、T14的源极连接到栅极驱动器3的低电位侧的电源GVSS，晶体管Τ13、Τ14的栅极 连接到后叙的节点π2。另外，在节点nl和输出端子out之间连接有电容C11。晶体管T15的栅极连接到时钟输入端子ck，晶体管T15的漏极连接到电源VDD。另 外，晶体管T15的源极和晶体管T16的漏极相互连接，在该连接点和电源GVSS之间连接有 电容C12。晶体管T16的栅极连接到时钟输入端子ckb。另外，晶体管T16的源极和晶体管 T17的漏极以节点n2连接。在节点π2和电源GVSS之间连接有电容C13。晶体管Τ17的栅极连接到设置输入端子set，晶体管T17的源极连接到电源GVSS。例如电源VDD的电压VDD (以电源VDD的附图标记代用)和电源GVSS的电压 GVSS (以电源VSS的附图标记代用)是10V/-5V。图5表示在图4的移位寄存器段3a中所用的输入控制信号的时序图。时钟信号CK、CKB(即CKl和CK2的一方和另一方)与以图1所说明的内容相同， 当将以图6说明的设置信号Set与时钟信号CKB的高期间同步地输入设置输入信号set中 时，在1个水平期间后的时钟信号CK的高期间，从输出端子out输出成为高期间的输出信 号SR0，作为扫描信号。当说明电路动作的概要时，在图4中，当设置信号Set是高时，晶体 管Til、T12、T17成为导通状态，晶体管T13、T14成为截止状态，在输出端子out输出时钟 信号CK作为输出信号SR0。当时钟信号CK是高时，晶体管T15成为导通状态，以电源电压 VDD对电容C12进行充电。当时钟信号CKB是高时晶体管T16成为导通状态，设置信号Set 是低，此时以电容C12的电压反复对电容C13进行充电，充电到电源电压VDD为止。当设置 信号Set成为高、晶体管T17成为导通状态时，电容C13放电成电源电压GVSS。下面，图7表示本实施方式的其它的液晶显示装置(显示装置)11的结构。液晶显示装置11具备显示部2、源极驱动器5以及驱动器13。显示部2和源极驱动器5是与液 晶显示装置1所具备的结构相同的结构。驱动器13是纵向连接多个段14…而构成的。各 段具备移位寄存器段14a和CS驱动器段14b。移位寄存器段14a是与液晶显示装置1的 移位寄存器段3a相同的内部结构，CS驱动器段14b是与液晶显示装置1的CS驱动器段4a 相同的内部结构。并且，移位寄存器段14a的输出端子out被连接到CS驱动器段14b的扫 描信号输入端子in。在该例中，CS驱动器(辅助电容配线驱动电路)与栅极驱动器(扫描信号线驱动 电路)都形成在栅极总线GL的一端侧。即，一体地形成在液晶显示装置11的相同边缘。在 该结构中，也与液晶显示装置1相同，通过将CS驱动器的输出级的前级的信号电压的低电 位侧的电源电压VSS设定成高于栅极驱动器的低电位侧的电源电压GVSS，即使噪声混入到 栅极总线GL、源极总线SL，该噪声侵入到CS驱动器内，也能够防止CS驱动器误动作。上面说明了本实施方式。在上面的内容中全部仅由η沟道的极性构成TFT，但是不限定于此，也可以全部由 P沟道的极性构成TFT。在这种情况下，通过将生成CS驱动器的输出级的前级的信号电压 的高电位侧的电源电压设定成低于栅极驱动器的高电位侧的电源电压，即使噪声混入到栅 极总线GL、源极总线SL，该噪声侵入到CS驱动器内，也能够防止CS驱动器误动作。另外，在上述例子中，由组装到玻璃基板上的TFT构成晶体管，但是不限定于此， 也可以使用仅由η沟道极性或者ρ沟道极性构成的一般的场效应晶体管构成晶体管。因此， 也可以使各驱动器采用外置的驱动器。另外，这些晶体管的导电型即沟道极性至少与栅极 驱动器和CS驱动器保持一致即可，沟道极性没有必要与源极驱动器等其它的电路一致。另外，在上述例子中，当是η沟道极性时，使生成CS驱动器的输出级的前级的信号 电压的低电位侧的电源电压高于栅极驱动器的低电位侧的电源电压，当是P沟道极性时， 使生成CS驱动器的输出级的前级的信号电压的高电位侧的电源电压低于栅极驱动器的高 电位侧的电源电压，但是不限定于此。例如也可以是当η沟道极性时，使生成CS驱动器的 输出级的前级的信号电压的高电位侧的电源电压高于栅极驱动器的高电位侧的电源电压， 当P沟道极性时，使生成CS驱动器的输出级的前级的信号电压的低电位侧的电源电压低于 栅极驱动器的低电位侧的电源电压。即，生成CS驱动器的输出级的前级的信号电压的高电 位侧和低电位侧的电源电压中的至少一方不同于栅极驱动器以使晶体管能够区分由于噪 声而造成的高逻辑和低逻辑而进行动作即可。另外，如图10、图11所示，在像素部的一端侧形成栅极驱动器和CS驱动器的情况 下，也能够通过使生成CS驱动器的输出级的前级的信号电压的高电位侧和低电位侧的电 源电压中的至少一方不同于栅极驱动器，防止CS驱动器的误动作。因此，作为CS驱动器所使用的扫描信号线驱动电路的输出，也可以如图6、图7以 及图10所示，是扫描信号线的信号，也可以如图11所示，是包括扫描信号线驱动电路的移 位寄存器段的各级所输出的给其它级(图11中的下一级)的设置信号。另外，本发明是辅助电容配线驱动电路，但是能够同样地应用于IPS驱动时的对 置配线驱动电路。本发明不限于上述的实施方式，可以在权利要求示出的范围内进行各种变更。艮口， 在权利要求示出的范围内组合适当变更的技术方式而得到的实施方式也被包括在本发明的技术范围内。如上所述，在本发明的辅助电容配线驱动电路中，生成输出级的前级的信号电压 的高电位侧的电源电压和低电位侧的电源电压中的至少一方不同于扫描信号线驱动电路 的电源电压。如上，发挥能够实现即使接收到来自扫描信号线的噪声也能够避免误动作的辅助 电容配线驱动电路的效果。在说明书中所说明的具体的实施方式或者实施例只是用于明确本发明的技术内 容，不应该狭义地解释为仅限于这些具体例，在本发明的精神和所记载的权利要求范围内， 可以进行各种变更实施。工业上的可利用性本发明能够特别很好地应用于液晶显示装置。
权利要求
一种辅助电容配线驱动电路，驱动有源矩阵型的显示装置的辅助电容配线，仅使用相同导电型的多个晶体管作为晶体管，由扫描信号线驱动电路的输出来驱动，其特征在于生成输出级的前级的信号电压的、高电位侧的电源电压和低电位侧的电源电压中的至少一方不同于扫描信号线驱动电路所对应的逻辑电平侧的电源电压。
2.根据权利要求1所述的辅助电容配线驱动电路，其特征在于 构成上述辅助电容配线驱动电路的晶体管仅包括η沟道极性。
3.根据权利要求2所述的辅助电容配线驱动电路，其特征在于生成上述辅助电容配线驱动电路的上述信号电压的低电位侧的电源电压高于生成上 述扫描信号线驱动电路的上述输出的低电位侧的电源电压。
4.根据权利要求1所述的辅助电容配线驱动电路，其特征在于 构成上述辅助电容配线驱动电路的晶体管仅包括P沟道极性。
5.根据权利要求4所述的辅助电容配线驱动电路，其特征在于生成上述辅助电容配线驱动电路的上述信号电压的高电位侧的电源电压低于生成上 述扫描信号线驱动电路的上述输出的高电位侧的电源电压。
6.根据权利要求1 5中的任一项所述的辅助电容配线驱动电路，其特征在于上述辅助电容配线驱动电路具备与上述扫描信号线驱动电路的各上述输出对应的段， 各上述段具备第1开关、第1存储电路、第1转发开关、第1模拟开关、第2开关、第2 存储电路、第2转发开关以及第2模拟开关，上述输出级包括上述第1模拟开关和上述第2模拟开关，上述第1开关设置在指示辅助电容电压的极性的第1极性判断信号的输入端子与上述 第1存储电路之间，将与各上述段对应的上述扫描信号线驱动电路的上述输出作为控制信 号进行导通/截止，上述第1存储电路保存通过上述第1开关而取入的上述第1极性判断信号，并且将其 作为第1保存信号来输出，上述第1转发开关根据输入的时钟信号的定时将从上述第1存储电路输出的上述第1 保存信号作为第1转发信号来转发，上述第1模拟开关设置在上述段对上述辅助电容配线的输出端子与上述辅助电容电 压的高电位侧的电源之间，将从上述第1转发开关转发的上述第1转发信号作为控制信号 进行导通/截止，上述第2开关设置在与指示上述辅助电容电压的极性的上述第1极性判断信号的极性 相反的第2极性判断信号的输入端子与上述第2存储电路之间，将与各上述段对应的上述 扫描信号线驱动电路的上述输出作为控制信号进行导通/截止，上述第2存储电路保存通过上述第2开关取入的上述第2极性判断信号，并且将其作 为第2保存信号来输出，上述第2转发开关根据输入的上述时钟信号的定时将从上述第2存储电路输出的上述 第2保存信号作为第2转发信号来转发，上述第2模拟开关设置在上述段的上述输出端子与上述辅助电容电压的低电压侧的 电源之间，将从上述第2转发开关转发的上述第2转发信号作为控制信号进行导通/截止，上述第1极性反转信号、上述第1保存信号、上述第1转发信号、上述第2极性反转信 号、上述第2保存信号以及上述第2转发信号的各电压是上述信号电压。
7.根据权利要求6所述的辅助电容配线驱动电路，其特征在于 上述第1开关和上述第2开关是晶体管。
8.根据权利要求6或者7所述的辅助电容配线驱动电路，其特征在于上述第1存储电路是连接在上述第1开关的输出端子以及上述第1转发开关的输入端 子与上述第1保存信号的低电位侧的电源之间的电容，上述第2存储电路是连接在上述第2开关的输出端子以及上述第2转发开关的输入端 子与上述第2保存信号的低电位侧的电源之间的电容。
9.根据权利要求6 8中的任一项所述的辅助电容配线驱动电路，其特征在于 上述第1转发开关和上述第2转发开关是将上述时钟信号作为控制信号进行导通/截止的晶体管。
10.一种显示装置，其特征在于具备权利要求1 9中的任一项所述的辅助电容配线驱动电路。
11.根据权利要求10所述的显示装置，其特征在于上述辅助电容配线驱动电路和上述扫描信号线驱动电路是之间夹着上述扫描信号线 而相互分离地形成的。
12.根据权利要求10所述的显示装置，其特征在于上述辅助电容配线驱动电路与上述扫描信号线驱动电路都形成在上述扫描信号线的一端侧。
全文摘要
一种辅助电容配线驱动电路，驱动有源矩阵型的显示装置的辅助电容配线，由扫描信号线驱动电路的输出来驱动，其特征在于生成输出级的前级的信号电压的、高电位侧的电源电压(VDD)和低电位侧的电源电压(VSS)中的至少一方(VSS)不同于扫描信号线驱动电路所对应的逻辑电平侧的电源电压(GVSS)。由此，实现即使接收到来自扫描信号线的噪声也能够避免误动作的辅助电容配线驱动电路和具备它的显示装置。
文档编号G02F1/133GK101965607SQ200880113850
公开日2011年2月2日 申请日期2008年8月21日 优先权日2007年12月28日
发明者佐佐木宁, 古田成, 村上祐一郎, 横山真 申请人:夏普株式会社