薄膜晶体管数组基板、显示面板、液晶显示装置及其制作方法

专利名称：薄膜晶体管数组基板、显示面板、液晶显示装置及其制作方法
薄膜晶体管数组基板、显示面板、液晶显示装置 及其制作方法
技术领域：
本发明是有关于"种数组基板、显示装置及其制作方法，且特别是有 关于一种薄膜晶体管数组基板、显示面板、液晶显示装置及其制作方法。
背景技术：
一般来说，光电池组件的材料通常是以硅，或是in-v族半导体作为
其制作材料。举例来说，光电池组件是一种照光之后，其材料层会产生自由 电子电洞对，并藉而电场效应使得电荷分离，而产生电位差的半导体组件。
而其工作原理牵涉到半导体的能带理论、载子在半导体材料中的传导及PN 二极管的特性等。
图1为一种现有的光电池组件的结构示意图。请参考图1，现有的光 电池组件100包括一第一电极110、 一 P型半导体层120、 一 N型半导体层 130以及一第二电极140。 P型半导体层120配置于第一电极110上，N型半 导体层130配置于P型半导体层120上，而第二电极140配置于N型半导体 层130上。
一般来说，P型半导体层120与N型半导体层130系以硅材料并掺杂 掺质(dopant)而形成，如掺杂非晶硅层或是掺杂复晶硅层。在P型半导体层 120与N型半导体层130两膜层之间的接合处将形成所谓的P/N接面(P/N Junction)或空乏区。因此，当光线照射到P型半导体层120与N型半导体 层130或空乏区处时，光线的能量会使得空乏区内的正、负电荷分离，亦即 产生额外的自由电子-电洞对，其中正电荷(Hole)、负电荷(Electron)会分别往正(P型半导体层120)、负(N型半导体层130)极方向移动并且聚集。 如此一来，若在第一电极110与第二电极140接上一负载电路时，将会产生 光电流，而此光电流即可对负载电路作功。
然而，上述以硅作为光电池组件的主要材料，例如是单晶硅光电池组 件或多晶硅光电池组件，其光电转换效率平均约在15%左右，因此，如何开 发新的膜层材料型态以提升光电池组件的光电转换效率一直都是众所瞩目 的课题。

发明内容
本发明提供一种显示面板，其具有一种可双面受光的光电池组件，以 接收来自面板两侧的光线。
本发明另提供一种液晶显示面板，其同样具有上述的光电池组件，而 具有上述显示面板的特点。
本发明再提供一种薄膜晶体管数组基板，其同样具有上述的光电池组 件，而具有上述显示面板的特点。
本发明更提供一种显示面板的制作方法，其可制作上述的光电池组件 外，并同时可简化制作光电池组件于显示面板时的制程步骤。
本发明提出一种显示面板，其具有一画素区以及一感测区。此显示面板 包括一第一基板、 一第二基板以及一显示介质层。第一基板上包括配置有多 个画素结构以及至少一光电池组件。这些画素结构数组排列于画素区中，其 中每一画素结构包括一薄膜晶体管以及一画素电极电性连接薄膜晶体管。薄 膜晶体管包括一栅极、 一栅绝缘层与一主动层。光电池组件位于感测区中且 光电池组件包括一掺杂半导体层、 一透明电极层、 一第一型掺杂富硅介电层 以及一第二型掺杂富硅介电层。第一型掺杂富硅介电层中掺杂有第一型离 子。第二型掺杂富硅介电层中掺杂有第二型离子。第一型掺杂富硅介电层与 第二型掺杂富硅介电层位于掺杂半导体层与透明电极层之间。第二基板设置 于第一基板的对向。显示介质层位于第一基板与第二基板之间。本发明另提出 一种液晶显示装置，其包括一液晶显示面板以及一背光 模块。液晶显示面板具有一画素区以及一感测区，且液晶显示面板包括一第 一基板、 一第二基板以及一液晶层。第二基板设置于第一基板的对向，而液 晶层位于第一基板与第二基板之间。第一基板上包括配置有多个画素结构以 及至少一光电池组件。这些画素结构数组排列于画素区中，且每一画素结构 包括一薄膜晶体管以及一画素电极电性连接薄膜晶体管。薄膜晶体管包括一 栅极、 一栅绝缘层与一主动层。光电池组件位于感测区中，且光电池组件包 括一惨杂半导体层、 一透明电极层、 一第一型掺杂富硅介电层以及一第二型 掺杂富硅介电层。第一型掺杂富硅介电层中惨杂有一第一型离子。第二型掺 杂富硅介电层中掺杂有一第二型离子。第一型掺杂富硅介电层与第二型掺杂 富硅介电层位于掺杂半导体层与透明电极层之间。背光模块配置于液晶显示 面板的一侧，并靠近第一基板，以提供一光源至液晶显示面板。
本发明更提出一种薄膜晶体管数组基板，其包括一基板、多个画素结 构以及至少一光电池组件。基板具有一画素区与一感测区。画素结构数组排 列于基板的画素区中。每一画素结构包括一薄膜晶体管以及一画素电极电性 连接薄膜晶体管。薄膜晶体管包括一栅极、 一栅绝缘层与一主动层。光电池 组件位于基板的感测区中。光电池组件包括一掺杂半导体层、一透明电极层、 一第一型掺杂富硅介电层以及一第二型掺杂富硅介电层。第一型掺杂富硅介 电层中掺杂有一第一型离子。第二型掺杂富硅介电层中掺杂有一第二型离 子。第一型掺杂富硅介电层与第二型掺杂富硅介电层位于掺杂半导体层与透 明电极层之间。
在本发明的一实施例中，薄膜晶体管包括一低温复硅薄膜晶体管。 在本发明的一实施例中，主动层包括一源极掺杂区、 一漏极掺杂区以
及一信道区位于源极掺杂区与漏极掺杂区之间。
在本发明的一实施例中，源极掺杂区或漏极掺杂区的材质相同于掺杂
半导体层的材质。
在本发明的一实施例中，主动层与光电池组件的掺杂半导体层是同一膜层。
在本发明的一实施例中，画素结构的画素电极与光电池组件的透明电 极层是同一膜层。
在本发明的一实施例中，薄膜晶体管数组基板、显示面板或液晶显示 装置更包括一本质层，位于第一型掺杂富硅介电层以及第二型掺杂富硅介电 层之间。
在本发明的一实施例中，本质层的材质包括非晶硅、多晶硅、富硅介
电层或其组合。
在本发明的一实施例中，富硅介电层包括富硅氧化硅层、富硅氮化硅 层、富硅氮氧化硅层、富硅碳化硅层或其组合。
在本发明的一实施例中，第一型掺杂富硅介电层与第二型掺杂富硅介 电层中更包含硅纳米颗粒。
在本发明的一实施例中，第一型掺杂富硅介电层包括一 N型掺杂富硅 介电层，该第二型掺杂富硅介电层包括一P型掺杂富硅介电层。
在本发明的一实施例中，薄膜晶体管数组基板、显示面板或液晶显示 装置更包括一外围电路区。外围电路区位于画素区的一侧。第一基板上配置 有一外围电路，位于外围电路区中。
本发明再提出一种显示面板的制作方法，其中显示面板具有一画素区 以及一感测区。显示面板的制作方法包括下列步骤。首先，提供一第一基板。 然后，形成一图案化半导体层于第一基板上，其中图案化半导体层包括一位 于画素区内的第一半导体区块与一位于感测区内的第二半导体区块。接着， 对第一半导体区块与第二半导体区块进行一离子掺杂制程，以于第一半导体 区块内形成一源极掺杂区、 一漏极掺杂区以及一位于源极掺杂区与漏极掺杂 区之间的信道区，并于第二半导体区块形成一掺杂半导体层。然后，形成一 栅绝缘层于第一基板上，并覆盖第一半导体区块与掺杂半导体层。接着，形 成一第一图案化金属层于栅绝缘层上，其中第一图案化金属层包括对应于信 道区的一栅极。之后，形成一层间介电层于栅绝缘层上，并覆盖第一图案化金属层。接着，形成多个第一介层窗与一第一开孔于层间介电层与栅绝缘层 中，其中这些第一介层窗分别暴露出所对应的源极掺杂区及漏极掺杂区，而 第一开孔暴露出掺杂半导体层。而后，形成一第二图案化金属层于层间介电 层上，并且填入这些第一介层窗中，以分别电性连接源极掺杂区及漏极掺杂 区。接着，形成第一型掺杂富硅介电层于掺杂半导体层上。然后，形成第二 型掺杂富硅介电层于第一型掺杂富硅介电层上。之后，形成一保护层于基板 上，以覆盖层间介电层、第二图案化金属层与第二型惨杂富硅介电层。接着， 形成多个第二介层窗以及一第二开孔于保护层中，其中这些第二介层窗分别 暴露出所对应的第二图案化金属层，而第二开孔暴露出第二型掺杂富硅介电 层。然后，形成一图案化透明导电层于保护层上，并填入这些第二介层窗与 开孔中，以分别形成多个位于画素区上的画素电极与一位于第二型掺杂富硅 介电层上的透明电极层。然后，将一第二基板跟上述第一基板组装，并于第 一基板与第二基板之间设置 一 显示介质层。
本发明又提出一种显示面板的制作方法，其中显示面板具有一画素区 以及一感测区。显示面板的制作方法包括下列步骤。首先，提供一第一基板。 而后，形成多个位于画素区的画素结构与至少一位于感测区的光电池组件于 第一基板上，其中每一画素结构包括一薄膜晶体管以及一画素电极电性连接 薄膜晶体管，而光电池组件包括一掺杂半导体层、 一透明电极层、 一第一型 掺杂富硅介电层与一第二型掺杂富硅介电层。其中，形成上述画素结构与光 电池组件的方法包括下列步骤。首先，于第一基板上同时形成每一薄膜晶体 管的一主动层与光电池组件的掺杂半导体层。而后，于第一基板上同时形成 画素电极与光电池组件的透明电极层。完成上述步骤后，将一第二基板跟上 述第一基板组装，并于第一基板与第二基板之间设置一显示介质层。
在本发明的一实施例中，对第二半导体区块进行离子掺杂包括P型离 子掺杂或N型离子掺杂。
在本发明的一实施例中，形成第一型掺杂富硅介电层与第二型掺杂富 硅介电层的方法包括进行化学气相沉积制程。
12在本发明的一实施例中，显示面板的制作方法更包括进行一准分子激 光退火制程，以于第一型掺杂富硅介电层内与第二型掺杂富硅介电层内形成 有硅纳米颗粒。
在本发明的"实施例中，对第一半导体区块进行离子掺杂的步骤是在 形成第一图案化金属层的步骤之后，以栅极作为掩模，对其所暴露的源极掺 杂区与漏极掺杂区进行离子掺杂。
基于上述，本发明可通过形成薄膜晶体管的主动层时，同时形成光电 池组件的掺杂半导体层，其中掺杂半导体层可视为光电池组件的第一电极。 此外，并于进行制作画素结构的画素电极的步骤时，再同时形成光电池组件 的透明电极层，其中透明电极层可视为光电池组件的第二电极。如此一来， 可简化光电池组件制作于显示面板时的制程步骤。另外，因光电池组件是以 掺杂半导体层作为其第一电极，因此，光线除了可通过穿透透明电极层而传 递至光电池组件内部外，亦可穿透掺杂半导体层(或称第一电极)而传递至 光电池组件内部的光敏介电层，使光能转成电能而可供给面板所需的部分电 能。换言的，本实施例的显示面板所具有的光电池组件为一种可双面照光的 太阳能电池结构。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配 合所附图式作详细说明如下。


图1为一种现有的光电池组件的结构示意图。
图2A为本发明一实施例的显示面板的俯视图。
图2B绘示图2A的画素区、感测区及外围电路区的局部剖示图。
图2C为图2B所绘示的感测区的放大图。
图3A 图3L为本发明一实施例的显示面板的制作流程图。
图4为本发明另一实施例的液晶显示装置 剖面示意图。主要组件符号说明
200:显示面板
202:画素区
204:感测区
206:外围电路区
210:第一基板
220:第二基板
230:显示介质层
240:画素结构
242:薄膜晶体管
242a:栅极
242b:栅绝缘层
242c:主动层
244:画素电极
250:光电池组件
251:本质层
252:掺杂半导体层
254:透明电极层
256:第一型掺杂富硅介电层
258:第二型掺杂富硅介电层
260:外围电路
310:图案化半导体层
312:第一半导体区块
314:第二半导体区块
320:栅绝缘层
330:第一图案化金属层
340:层间介电层
14342:第一介层窗 344:第一开孔 350:第二图案化金属层 360:保护层
362:第二介层窗 364:第二开孔 370:图案化透明导电层 Pl:源极掺杂区 P2:漏极掺杂区 P3;信道区 P4:源极轻掺杂区 P5:漏极轻掺杂区
具体实施方式

图2A为本发明一实施例的显示面板的俯视图，图2B绘示图2A的画素 区、感测区及外围电路区的局部剖示图，而图2C为图2B所绘示的感测区的 局部放大图。请同时参考图2A、图2B与图2C，本实施例的显示面板200具 有一画素区202以及一感测区204，且显示面板200包括一第一基板210、 一第二基板220及一显示介质层230。
第一基板210上包括配置有多个画素结构240以及至少一光电池组件 250。这些画素结构240数组排列于画素区202中，且每一画素结构240包 括一薄膜晶体管242以及一画素电极244电性连接薄膜晶体管242，如图2B 所绘示。薄膜晶体管242包括一栅极242a、一栅绝缘层242b与一主动层242c。 在本实施例中，图2B所绘示的薄膜晶体管242例如是一低温复硅薄膜晶体 管(LTPSTFT)(此结构称为顶栅极薄膜晶体管)。如此一来，上述的主动层 242c则包括一源极掺杂区Pl、 一漏极掺杂区P2以及一信道区P3，其中信道 区P3位于源极掺杂区Pl与漏极掺杂区P2之间。在另一未绘示的实施例中，上述的薄膜晶体管242也可以是采用非晶硅薄膜晶体管(a -TFT)(或称底栅 极薄膜晶体管)的膜层结构，本实施例的薄膜晶体管242是以低温复硅薄膜 晶体管为举例说明，但不限于此。
光电池组件250位于感测区204中，且光电池组件250包括一掺杂半 导体层252、 一透明电极层254、 一第一型掺杂富硅介电层256以及一第二 型掺杂富硅介电层258，如图2B所示。第一型掺杂富硅介电层256中掺杂有 -第一型离子，而第二型掺杂富硅介电层258中掺杂有一第二型离子，且第 一型掺杂富硅介电层256与第二型掺杂富硅介电层258位于掺杂半导体层 252与透明电极层254之间。在本实施例中，第一型掺杂富硅介电层256与 第二型掺杂富硅介电层258的材质例如是硅含量超过正当化学比例 (Stoichiometry)的氧化硅(silicon rich oxide; SiOx)、 氮化石圭(silicon rich nitride; SiNy)、 氮氧化石圭(silicon rich oxynitride; SiOJMy)、 富 硅碳化硅层(silicon rich Si-rich carbide; SiCz)、氢化富硅氧化硅层 (Si-rich SiHw0x)、氢化富硅氮化硅层(Si-rich SiHwNy)、氢化富硅氮氧化 硅层(Si-richSiHwOxNy)或及其组合，或是其它硅含量超过正当化学比例的 介电层，其中0〈w〈4、 0〈x〈2、 0〈y〈1.34、 0〈z<l，以上为举例说明，非限于 此。
若对上述富含硅元素的介电层掺杂第一型离子或第二型离子，则可形 成上述的第一型掺杂富硅介电层256或第二型掺杂富硅介电层258，其中第 一型离子与第二型离子其中的一的元素包含包括氮、磷、砷、锑或铋等IVA 族元素，而另一则包括硼、铝、镓、铟或铊等IIIA族元素。换言的，第一 型掺杂富硅介电层256可以是一 N型掺杂富硅介电层，而第二型掺杂富硅介 电层258可以是一 P型掺杂富硅介电层，或者是第一型掺杂富硅介电层256 为一 P型掺杂富硅介电层，而第二型掺杂富硅介电层258为一 N型掺杂富硅 介电层，此部分端视掺杂于富含硅的介电层的第一型离子与第二型离子而决 定。
在本实施例中，上述富含硅的介电层可视为一种光敏介电层。详细而言，当光线照射至第一型掺杂富硅介电层256与第二型惨杂富硅介电层258 至少其一时，受光照射的第一型掺杂富硅介电层256与第二型掺杂富硅介电 层258便适于产生自由电子电洞对，而这些电子电洞会分别往第一型掺杂富 硅介电层256与第二型掺杂富硅介电层258之间所形成的内电场移动。此外， 由于掺杂半导体层252会与第一型掺杂富硅介电层256的电性连接，而透明 电极层254会与第二型掺杂富硅介电层258的电性连接，因此若将掺杂半导 体层252与透明电极层254耦接至一负载，将会产生光电流而对此负载作功， 其中此光电流会随着照射至光电池组件250的光强度不同而有所改变。
另外，图2A所示意的光电池组件250为排列成一L形，其可以是多个 光电池组件250所串联而成，或也可以是直接为一 L型大面积的光电池组件 250。当然，图2A所绘示的光电池组件250的排列形状与位置仅是示意，其 也可以是设置于画素区202的四周，而其数量的多寡与其串联或并联端可视 显示面板200所需的电压或电流而定。
举例而言，若显示面板200内部所需的驱动电压为3V，而每一光电池 组件250感光后所提供的电压值若为0. 3V，如此一来，串联10个光电池组 件250便可提供显示面板200所需的驱动电压。而光电池组件250串联的电 路连接方式，其原理类似于普通电池串联的电路形式。因此，本领域的通常 知识者据此当可了解各光电池组件250以串联方式所形成的电压加乘的效 果，相关原理便不再赘述。当然，光电池组件250也可以是采用并联的方式 电性连接，以将每一光电池组件250感光后所提供的光电流叠加而形成较大 的电流以驱动显示面板200。意即显示面板200内部电路若需电流3A来驱动， 而每一光电池组件200感光后所提供的光电流为0. 3A，如此一来，可以并联 形式将10个光电池组件250电性连接，如此一来，便可提供显示面板200 所需的电流值，其中光电池组件250并联的电路连接方式例如类似于普通电 池并联的电路形式。换言之，本领域的通常知识者据此当可了解各光电池组 件250以并联方式所形成的电流加乘的效果，在此便不再赘述。
在本实施例中，显示面板200更包括一本质层251，其中本质层251位于第一型掺杂富硅介电层256以及第二型掺杂富硅介电层258之间，如图 2B或图2C所示。详细而言，本质层251的材质例如是富硅介电层、非晶硅、 多晶硅、或其组合，且较佳的是未掺杂的非晶硅、未掺杂的多晶硅、未掺杂 的富硅介电层。其中，富硅介电层可以是富硅氧化硅层、富硅氮化硅层、富 硅氮氧化硅层、富硅碳化硅层或其组合。
换言的，当光电池组件250受光时，除了第一型掺杂富硅介电层256 与第二型掺杂富硅介电层258可产生自由电子电洞对外，本质层251也可产 生自由电子电洞对。相同地，这些电子电洞也会受第一型掺杂富硅介电层256 与第二型掺杂富硅介电层258之间的内电场效应吸引，而使得掺杂半导体层 252与透明电极层254之间具有一电位差。此外，由于本质层251受光后亦 可产生自由电子电洞对，因此光电池组件250将可产生更多的自由电子电洞 对，而可提升聚集于掺杂半导体层252与透明电极层254的电子电洞的数量， 进而提升光电池组件250的光电转换效率。
在本实施例中，第一型掺杂富硅介电层256与第二型掺杂富硅介电层 258内更包含硅纳米颗粒，其中此硅纳米颗粒的粒径例如是介于0. 5至200 纳米(nm)。此时，第一型掺杂富硅介电层256与第二型掺杂富硅介电层258 可使用较薄的厚度，例如是100至500nm，即可提供足够的光电转换效能。 换言之，当光线照射至光电池组件250时，其具有较佳的光电转换效率。需 要说明的是，第一型掺杂富硅介电层256与第二型掺杂富硅介电层258若无 包含上述硅纳米颗粒时，光电池组件250己可提供甚佳的光电转换效能。意 即第一型掺杂富硅介电层256与第二型掺杂富硅介电层258包含有硅纳米颗 粒，可进一步地提升光电池组件250的光电转换效率。另外，上述的第一型 掺杂富硅介电层256与第二型掺杂富硅介电层258，其具有感光能力的硅元 素是嵌入在富硅介电层(SiOx， SiNy， SiOxNy， SiCz， or SiOxCz)内，其中 0<x〈2、 0<y<1.34、 0〈z〈l，以上为举例说明，非限于此，而具有较高的光电 稳定性，不会因为长期使用而产生劣化的现象。
请继续参考图2B与图2C，在本实施例中，主动层242c的源极掺杂区Pl或漏极掺杂区P2其中的一的材质相同于掺杂半导体层252的材质，意即
掺杂半导体层252可与源极掺杂区Pl或漏极掺杂区P2同时制作，如此，掺 杂半导体层252的材质可为一 P型掺杂半导体层或一 N型掺杂半导体层。换 言的，薄膜晶体管242的主动层242c是与光电池组件250的掺杂半导体层 252属于同一膜层。在另一未绘示的实施例中，当薄膜晶体管242采用非晶 硅薄膜晶体管时，亦可于制作非晶硅薄膜晶体管的主动层时，同时制作光电 池组件250的掺杂半导体层。
此外，在本实施例中，画素结构240的画素电极244与光电池组件250 的透明电极层254可以是属于同一膜层，如图2B与图2C所示。意即在形成 画素结构240的画素电极244的膜层时，也可同时形成光电池组件250的透 明导电层254。
另外，第二基板220设置于第一基板210的对向，而显示介质层230 位于第一基板210与第二基板220之间。在本实施例中，第二基板220上及 第一基板210上其中一者更可以包括配置一彩色滤光片(未绘示)。举例来说， 当彩色滤光片配置于上述的第一基板210时，依彩色滤光片配置于第一基板 210上的膜层设计，其型态可以是彩色滤光片于画素数组上(color filter on array)或画素数组于彩色滤光片上(array on color filter)，或其它适 当的配置方式。本实施例系以彩色滤光片形成于第二基板220上使其为彩色 滤光基板为举例。当然，彩色滤光片形成于第一基板210或第二基板220上 端视使用者的需求而定，非限于此。另外，显示介质层230例如是一液晶层。
在本实施例中，显示面板200更包括一外围电路区206，位于画素区 202的一侧，其中第一基板210上配置有一外围电路260，位于外围电路区 206中。详细而言，外围电路260例如是由具有多个主动组件266所组成， 其中这些主动组件266例如是P型薄膜晶体管、N型薄膜晶体管或CMOS晶体 管等组件以驱动显示面板200，如图2A与图2B所示。此外，显示面板200 更包括一蓄电组件(未绘示)，位于外围电路区中，并电性连接上述的光电池 组件250。详细而言，蓄电组件主要是储存光电池组件250所转换的电能，以供光线微弱或无光线照射时而能持续地供给显示面板200所需的电能。
承上述可知，本实施例的显示面板200可通过形成薄膜晶体管242的 主动层242c的步骤时，同时形成光电池组件250的掺杂半导体层252，其中 掺杂半导体层252可视为光电池组件250的第一电极。并且，于进行制作画 素结构240的画素电极244的步骤时，再同时形成光电池组件250的透明电 极层254，其中透明电极层254可视为光电池组件250的第二电极。如此， 可简化制作光电池组件250于显示面板200时的制程步骤。此外，因光电池 组件250是以掺杂半导体层252作为其第一电极，因此，光线除了穿透透明 电极层而传递至光电池组件250内部外，亦可穿透第一电极而传递至光电池 组件250内部的光敏介电层，使光能转成电能而供电。换言之，本实施例的 显示面板200的光电池组件250可接收来自两侧的光线，而为一种可双面受 光的太阳能电池结构。
另外，本发明亦提供一种制作上述显示面板200的方法，相关说明如 下。其中，为了方便说明，以下图标与文字说明仅针对形成画素区202上的 画素结构240与感测区204上的光电池组件250的方法进行说明，而外围电 路区206上的主动组件266则根据本领域的通常知识者当可知其形成方法， 故省略此形成部分的描述。
图3A 图3L为本发明一实施例的显示面板的制作流程图。请先参考 图3A，首先，提供上述的第一基板210，其中第一基板210可以是无机透明 材质或有机透明材质，其中无机透明材质例如是玻璃或石英，而有机透明材 质则例如是聚烯类、聚酼类、聚醇类、聚酯类、橡胶、热塑性聚合物、热固 性聚合物、聚芳香烃类、聚甲基丙醯酸甲酯类、聚碳酸酯类、或其它合适材 质、或上述的衍生物、或上述的组合。本实施例是以无机透明材质的玻璃为 实施范例，但不以此为限。
接着，形成一图案化半导体层310于第一基板210上，其中图案化半 导体层310包括一位于画素区202内的第一半导体区块312与一位于感测区 204内的第二半导体区块314，如图3B所绘示。在本实施例中，形成图案化半导体层310的方法例如是利用传统的光刻蚀刻制程(Photolithography and Etching Process, PEP)。举例而言，可先全面形成一半导体材料层(未 绘示)，而后使用光刻蚀刻制程图案化半导体材料层以形成上述图案化半导 体层310。
然后，对第一半导体区块312与第二半导体区块314进行一离子掺杂 制程，以于第一半导体区块312内形成一源极掺杂区Pl、 一漏极掺杂区P2 以及一位于源极掺杂区PI与漏极掺杂区P2之间的信道区P3，并同时于第二 半导体区块314形成一掺杂半导体层252，如图3C所示。在本实施例中，掺 杂于第一半导体区块312与第二半导体区块314的离子例如是上述的第一型 离子或第二型离子所描述的材质，且其掺杂的方式例如是使用离子布植法 (ion implant)，意即对第二半导体区块314进行离子掺杂包括P型离子掺 杂或N型离子掺杂。在一实施例中，更可于画素区P1的源极掺杂区Pl与信 道区P3之间以及漏极掺杂区PI与信道区P3之间进行离子掺杂制程以分别 形成一源极轻掺杂区P4与一漏极轻掺杂区P5。至此则完成上述薄膜晶体管 242的主动层242c的步骤。
接着，形成一栅绝缘层320于第一基板210上，以覆盖第一半导体区块 312与掺杂半导体层252，如图3D所示。在本实施例中，形成栅绝缘层320 的方法例如是使用化学气相沉积法，但不限于此，亦可使用其它适合的制程 的方式，如网版印刷、涂布、喷墨、能量源处理等。此外，栅绝缘层320 可为单层或多层结构，且其材质例如是无机材质(如氧化硅、氮化硅、氮 氧化硅、碳化硅、氧化铪、氧化铝、或其它合适材质、或上述的组合)、有
机材质(如光阻、苯并环丁烯、环烯类、聚醯亚胺类、聚醯胺类、聚酯类、
聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材 料、或上述的组合)、或上述的组合。本实施例以二氧化硅或是氮化硅为例， 但不限于此。
之后，形成一第一图案化金属层330于栅绝缘层320上，其中第一图 案化金属层330包括对应于信道区P3的一栅极242a，如图3E所示。在本实施例中，形成第一图案化金属层330的方式例如是使用上述的光刻蚀刻制程。
举例而言，可先于栅绝缘层320上全面形成一金属材料层，而后使用光刻蚀 刻制程以图案化金属材料层为上述第一图案化金属层330，其中形成金属材 料层的方式例如是使用金属化学气相沉积法(MOCVD)。
接着，形成一层间介电层340于栅绝缘层320上，并覆盖第一图案化 金属层330，如图3F所示。在本实施例中，层间介电层340的形成方式与形 成栅绝缘层320的方式相同，在此不再赘述。
然后，形成多个第一介层窗342与一第一开孔344于层间介电层340 与栅绝缘层320中，其中这些第一介层窗342分别暴露出所对应的源极掺杂 区P1及漏极掺杂区P2，而第一开孔344暴露出掺杂半导体层252，如图3G 所示。其中，形成第一介层窗342与第一开孔344的方法例如是使用蚀刻制 程。
接着，形成一第二图案化金属层350于层间介电层340上，并且填入 这些第一介层窗342中，以分别电性连接源极掺杂区Pl及漏极掺杂区P2， 如图3H。在本实施例中，形成第二图案化金属层350的方式相似于形成第一 图案化金属层330的方式，可参考前述，在此不再赘言。
而后，形成上述的第一型惨杂富硅介电层256于掺杂半导体层252上， 以及形成上述的第二型掺杂富硅介电层258于第一型掺杂富硅介电层256 上，如图3I所示。在本实施例中，第一型掺杂富硅介电层256与第二掺杂 富硅介电层258的材质可参照如上，在此不再赘述。而形成第一型掺杂富硅 介电层256与第二型掺杂富硅介电层258的方法例如是采用化学气相沉积制 程，并利用制程气体比例控制，而达到过量的硅含量，使硅含量超过正当化 学比例(化学当量，Stoichiometry)，进而形成一富硅介电层。其中，在进 行化学气相沉积制程的过程中通入掺质(如前述的第一型离子与第二型离 子)，则可形成一 N型掺杂富硅介电层或一 P型掺杂富硅介电层。
详细而言，以化学气相沉积法来制作N型掺杂富硅介电层的制程条件， 例如是将压力控制在800mtor 1500mtor之间以及输出功率控制在300W 800W之间的情况下，通入硅甲烷(Si仏)、 一氧化二氮饥0)、磷化氢 (PH。、以及氢气(H》等气体，以沉积形成N型掺杂富硅氧化硅层(silicon rich oxide; SiOx);另外，若将通入气体改为硅甲烷、氨气(NH:i)、磷化氢、 以及氢气等气体，则可沉积N型掺杂富硅氮化硅层(silicon rich nitride; SiNy);同样地，若将通入气体改为硅甲垸、 一氧化二氮、氨气、磷化氢、以 及氢气等气体，其中氨气与一氧化二氮的气体体积比值例如是100 600之间， 本实施例以100为例。如此一来，即可沉积N型掺杂的富含硅的氮氧化硅 (silicon rich oxynitride; Si0xNy)。上述气体所使用的气体流量，甲烷例 如是100 1500 seem (standard cubic centimeter per minute), —氧化二 氮例如是10 600 sccm，氨气例如是1(T600 sccm，磷化氢例如是100 2000 sccm，氢气例如是10CT4000 sccm。以上制程条件仅为举例说明，依使用者 的需求，其通入各气体的比例亦可适当地调整，本发明并不以此为限。
另外，以化学气相沉积法来制作P型掺杂富硅介电层的制程条件，例 如是将压力控制在800mtor 1500mtor之间以及输出功率控制在300W 800W 之间的情况下，通入硅甲烷(SiH》、 一氧化二氮饥0)、硼化氢(B晶)、以及 氢气(H》等气体，以沉积形成P型掺杂富硅氧化硅层(silicon rich oxide; SiOx);另外，若将通入气体改为硅甲烷、氨气(NH:,)、硼化氢、以及氢气等 气体，则可沉积P型掺杂富硅氮化硅层(silicon rich nitride; SiNy);同 样地，若将通入气体改为硅甲烷、 一氧化二氮、氨气、硼化氢、以及氢气等 气体，其中氨气与一氧化二氮的气体体积比值例如是100 600之间，本实施 例以100为例。如此一来，即可沉积P型掺杂的富含硅的氮氧化硅(silicon rich oxynitride; Si0xNy)。上述气体所使用的气体流量，甲烷例如是 10(Tl500 sccm， 一氧化二氮例如是10 600 sccm，氨气例如是10 600 sccm， 硼化氢例如是100 2000 sccm，氢气例如是100 4000 sccm。以上制程条件 仅为举例说明，依使用者的需求，其通入各气体的比例亦可适当地调整，本 发明并不以此为限。
值得一提的是，在形成第一型掺杂富硅介电层256与第二型掺杂富硅介电层258的步骤中，更可进行一准分子激光退火制程，以于第一型掺杂富
硅介电层256内与第二型掺杂富硅介电层258内形成有上述的硅纳米颗粒， 其中关于此硅纳米颗粒的描述与其所伴随的优点可参考上述，在此不赘述。
接着，形成一保护层360于第一基板210上，以覆盖层间介电层340、 第二图案化金属层350与第二型掺杂富硅介电层258，如图3J所示。然后， 形成多个第二介层窗362以及一第二开孔364于保护层360中，如图3K所 示，其中这些第二介层窗362分别暴露出所对应的第二图案化金属层350， 而第二开孔364暴露出第二型掺杂富硅介电层258。在本实施例中，形成保 护层的方法及其材料相似于前述的栅绝缘层320的形成方法及其材料，在此 不再赘述。而形成第二介层窗362与第二开口 364例如是使用蚀刻制程。
而后，形成一图案化透明导电层370于保护层360上，并填入这些第 二介层窗362与开孔364中，以分别形成多个位于画素区202上的画素电极 240与一位于第二型掺杂富硅介电层258上的透明电极层254，如图3L所示。 在本实施例中，形成图案化透明导电层370的方法相似于形成第一图案化金 属层330的方式，惟二者材料不同。举例而言，图案化透明导电层370的材 质例如是铟锡氧化物、铟锌氧化物、铟锡锌氧化物、氧化铪、氧化锌、氧化 铝、铝锡氧化物、铝锌氧化物、镉锡氧化物、镉锌氧化物、或其它合适材料、 或上述的组合。
接着，将完成上述步骤的第一基板210与上述的第二基板220组装， 并于第一基板210与第二基板220之间设置上述的显示介质层230，如此则 可形成图2B所示的显示面板200的膜层结构。其中，显示介质层230以液 晶层为例，显示介质层230以注入方式设置于第一基板210与第二基板220 之间，注入的方式可以是采用真空注入法或滴下式注入法(One Drop Filling, ODF)。详细而言，真空注入法例如是使第一基板210与第二基板220间的压 力小于外部压力，以通过外部压力将液晶分子注入于显示面板200内部。滴 下式注入法则是在组立第一基板210与第二基板220之前，将液晶分子以滴 下的方式填入形成有框胶(未绘示)的第一基板210或是第二基板220上。随后，将第一基板210与第二基板220通过框胶(未绘示)贴合。至此，大致完 成一种上述显示面板200的制作方法，其中关于图2A与图2B所绘示的外围 电路区206的膜层结构为进行画素区202上的画素结构240的制作步骤时， 即可同时制作，此部分为本领域的通常知识者所熟知的制作方法，于本实施 例中不再赘述。
另外，上述的显示面板200的制作方法更包括于第一型掺杂富硅介电 层256与第二型掺杂富硅介电层258之间形成上述的本质层251，如图2B 所示。其中形成本质层251的方式例如采用等离子体化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition, PECVD)或是上述形成第一型掺杂富 硅介电层256与第二型掺杂富硅介电层258的方法。
图4为本发明另一实施例的液晶显示装置的剖面示意图。请参考图4， 液晶显示装置400包括一液晶显示面板410以及一背光模块420。液晶显示 面板410例如是采用上述的显示面板200，其中显示面板200内的显示介质 层230为一液晶层。背光模块420配置于液晶显示面板310的一侧，并靠近 第一基板210，以提供一光源(未绘示)至液晶显示面板410。
在本实施例中，由于液晶显示面板410是采用上述显示面板200的设 计，因此具有上述显示面板200所提及的优点与特点，意即液晶显示装置400 除了可接受来自外部的光线401a(如图4所绘示的太阳401的光线)，以使 位于液晶显示装置400内部的光电池组件250可将光线401a转换成电能以 提供液晶显示装置400所需的部分电能外，同时也可将来自背光模块420所 提供的光线422转换成电能，进而可提升的光线的利用率与能源的再利用率， 并同时具有节能减碳与绿能的概念。
综上所述，本发明的薄膜晶体管数组基板、显示面板与液晶显示装置 至少具有下列优点。首先，可通过形成薄膜晶体管的主动层于基板时时，同 时形成光电池组件的掺杂半导体层于基板上，其中掺杂半导体层可视为光电 池组件的第一电极。另外，在形成画素结构的画素电极时，并同时形成光电 池组件的透明电极层，其中透明电极层可视为光电池组件的第二电极。如此，则可简化制作光电池组件于薄膜晶体管数组基板、显示面板或液晶显示装置 时的制程步骤。此外，由于光电池组件是以掺杂半导体层作为其第一电极， 而以画素电极的材料作为第二电极，因此，光线便可分别穿透第一电极与第 二电极而传递至光电池组件内部的光敏介电层，使光能转成电能而提供薄膜 晶体管数组基板、显示面板与液晶显示装置所需的电能。更进一步来说，光 电池组件除了可使用外部光线(如太阳或外在环境的光线)进行供电外，也 可同时利用内部的光线(如背光模块所提供的光线)进行供电，进而可提高 光电池组件的使用率，以及提升光线的利用率与能源的再利用率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所 属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些 许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为 准。
权利要求
1.一种显示面板，其具有一画素区以及一感测区，包括一第一基板，该第一基板上包括配置有多个画素结构以及至少一光电池组件，该些画素结构数组排列于该画素区中，其中每一画素结构包括一薄膜晶体管以及一画素电极电性连接该薄膜晶体管，该薄膜晶体管包括一栅极、一栅绝缘层与一主动层，而该光电池组件位于该感测区中且该光电池组件包括一掺杂半导体层；一透明电极层；一第一型掺杂富硅介电层，其中该第一型掺杂富硅介电层中掺杂有一第一型离子；一第二型掺杂富硅介电层，其中该第二型掺杂富硅介电层中掺杂有一第二型离子，该第一型掺杂富硅介电层与该第二型掺杂富硅介电层位于该掺杂半导体层与该透明电极层之间；一第二基板，设置于该第一基板的对向；以及一显示介质层，位于该第一基板与该第二基板之间。
2. 根据权利要求l所述的显示面板，其特征在于，该薄膜晶体管包括 -低温复硅薄膜晶体管。
3. 根据权利要求l所述的显示面板，其特征在于，该主动层包括一源 极掺杂区、 一漏极掺杂区以及一信道区位于该源极掺杂区与该漏极掺杂区之 间。
4. 根据权利要求3所述的显示面板，其特征在于，该源极掺杂区或该 漏极掺杂区的材质相同于该掺杂半导体层的材质。
5. 根据权利要求1所述的显示面板，其特征在于，该主动层与该光电 池组件的该掺杂半导体层是同 一膜层。
6. 根据权利要求l所述的显示面板，其特征在于，该画素结构的该画 素电极与该光电池组件的该透明电极层是同一膜层。
7. 根据权利要求l所述的显示面板，其特征在于，更包括一本质层， 位于该第一型掺杂富硅介电层以及该第二型掺杂富硅介电层之间。
8. 根据权利要求7所述的显示面板，其特征在于，该本质层的材质包括非晶硅、多晶硅、富硅介电层或其组合。
9. 根据权利要求8所述的显示面板，其特征在于，该富硅介电层包括 富硅氧化硅层、富硅氮化硅层、富硅氮氧化硅层、富硅碳化硅层或其组合。
10. 根据权利要求1所述的显示面板，其特征在于，该第一型掺杂富 硅介电层与该第二型掺杂富硅介电层中更包含硅纳米颗粒。
11. 根据权利要求1所述的显示面板，其特征在于，该第一型掺杂富 硅介电层包括一N型掺杂富硅介电层，该第二型掺杂富硅介电层包括一P型 掺杂富硅介电层。
12. 根据权利要求1所述的显示面板，其特征在于，更包括一外围电 路区，位于该画素区的一侧，其中该第一基板上配置有一外围电路，位于该 外围电路区中。
13. —种液晶显示装置，包括一液晶显示面板，具有一画素区以及一感测区，且该液晶显示面板包 括一第一基板、 一第二基板以及一液晶层，该第二基板设置于该第一基板的 对向，而该液晶层位于该第一基板与该第二基板之间，该第一基板上包括配 置有多个画素结构以及至少一光电池组件，该些画素结构数组排列于该画素 区中且每一画素结构包括一薄膜晶体管以及一画素电极电性连接该薄膜晶 体管，其中该薄膜晶体管包括一栅极、 一栅绝缘层与一主动层，而该光电池组件位于该感测区中且该光电池组件包括 一掺杂半导体层； 一透明电极层；一第一型掺 富硅介电层，其中该第一型掺杂富硅介电层中掺杂有一第一型离子；一第二型掺杂富硅介电层，其中该第二型掺杂富硅介电层中掺杂 有一第二型离子，其中该第一型掺杂富硅介电层与该第二型掺杂富硅 介电层位于该惨杂半导体层与该透明电极层之间；以及一背光模块，配置于该液晶显示面板的一侧，并靠近该第一基板，以 提供一光源至该液晶显示面板。
14. 根据权利要求13所述的液晶显示装置，其特征在于，更包括一外 围电路区，位于该画素区的一侧，其中该第一基板上配置有一外围电路，位 于该外围电路区中。
15. —种薄膜晶体管数组基板，包括 一基板，具有一画素区与一感测区；多个画素结构，数组排列于该基板的该画素区中，其中每一该画素结 构包括一薄膜晶体管以及一画素电极电性连接该薄膜晶体管，该薄膜晶体管 包括一栅极、 一栅绝缘层与一主动层；至少一光电池组件，位于该基板的该感测区中，其中该光电池组件包括一掺杂半导体层； 一透明电极层；一第一型掺杂富硅介电层，其中该第一型掺杂富硅介电层中掺杂 有一第一型离子；以及一第二型掺杂富硅介电层，其中该第二型掺杂富硅介电层中掺杂 有一第二型离子，其中该第一型掺杂富硅介电层与该第二型掺杂富硅 介电层位于该掺杂半导体层与该透明电极层之间。
16. —种显示面板的制作方法，其中该显示面板具有一画素区以及一 感测区，包括提供一第一基板；形成一图案化半导体层于该第一基板上，其中该图案化半导体层包括一位于该画素区内的第一半导体区块与一位于该感测区内的第二半导体区 块；对该第一半导体区块与该第二半导体区块进行一离子掺杂制程，以于 该第一半导体区块内形成一源极掺杂区、 一漏极掺杂区以及一位于该源极惨 杂区与该漏极掺杂区之间的信道区，并于该第二半导体区块形成一掺杂半导 体层；形成一栅绝缘层于该第一基板上，并覆盖该第一半导体区块与该掺杂 半导体层；形成一第一图案化金属层于该栅绝缘层上，其中该第一图案化金属层包括对应于该信道区的 一 栅极；形成一层间介电层于该栅绝缘层上，并覆盖该第一图案化金属层； 形成多个第--介层窗与一第一开孔于该层间介电层与该栅绝缘层中，其中该些第一介层窗分别暴露出所对应的该源极掺杂区及该漏极掺杂区，而该第一开孔暴露出该掺杂半导体层；形成一第二图案化金属层于该层间介电层上，并且填入该些第一介层窗中，以分别电性连接该源极掺杂区及该漏极掺杂区；形成一第一型掺杂富硅介电层于该掺杂半导体层上； 形成一第二型掺杂富硅介电层于该第一型掺杂富硅介电层上； 形成一保护层于该基板上，以覆盖该层间介电层、该第二图案化金属层与该第二型掺杂富硅介电层；形成多个第二介层窗以及一第二幵孔于该保护层中，其中该些第二介层窗分别暴露出所对应的该第二图案化金属层，而该第二开孔暴露出该第二型掺杂富硅介电层；形成一图案化透明导电层于该保护层上，并填入该些第二介层窗与该开孔中，以分别形成多个位于该画素区上的画素电极与一位于该第二型掺杂富硅介电层上的透明电极层；以及将一第二基板跟该第一基板组装，并于该第一基板与该第二基板之间 设置一显示介质层。
17. 根据权利要求16所述的显示面板的制作方法，其特征在于，对该 第二半导体区块进行离子掺杂包括P型离子掺杂或N型离子掺杂。
18. 根据权利要求16所述的显示面板的制作方法，其特征在于，形成 该第一型掺杂富硅介电层与该第二型掺杂富硅介电层的方法包括进行化学 气相沉积制程。
19. 根据权利要求16所述的显示面板的制作方法，其特征在于，更包 括进行一准分子激光退火制程，以于该第一型掺杂富硅介电层内与该第二型 掺杂富硅介电层内形成有硅纳米颗粒。
20. 根据权利要求16所述的显示面板的制作方法，其特征在于，对该 第一半导体区块进行离子掺杂的步骤是在形成该第一图案化金属层的步骤之后，以该栅极作为掩模，对其所暴露的该源极掺杂区与该漏极掺杂区进行 离子掺杂。
21. —种显示面板的制作方法，其中该显示面板具有一画素区以及-感测区，包括提供一第一基板；形成多个位于该画素区的画素结构与至少一位于该感测区的光电池组 件于该第一基板上，其中每一画素结构包括一薄膜晶体管以及一画素电极电 性连接该薄膜晶体管，而该光电池组件包括一掺杂半导体层、一透明电极层、 一第一型掺杂富硅介电层与一第二型掺杂富硅介电层，其中形成该些画素结 构与该光电池组件的方法包括于该第一基板上同时形成每一薄膜晶体管的一主动层与该光电 池组件的该掺杂半导体层；于该第一基板上同时形成该画素电极与该光电池组件的该透明 电极层；以及将一第二基板跟该第一基板组装，并于该第一基板与该第二基板之间设置一显示介质层。
全文摘要
本发明公开了一种薄膜晶体管数组基板、显示面板、液晶显示装置及其制作方法。其中，一种具有画素区以及感测区的显示面板包括第一基板、第二基板及显示介质层。第一基板上包括配置有多个画素结构及至少一光电池组件。画素结构数组排列于画素区中，且每一画素结构包括薄膜晶体管及画素电极电性连接薄膜晶体管。薄膜晶体管包括栅极、栅绝缘层与主动层。光电池组件位于感测区中，并包括掺杂半导体层、透明电极层、第一型掺杂富硅介电层及第二型掺杂富硅介电层。掺杂有第一型离子的第一型掺杂富硅介电层与掺杂有第二型离子的第二型掺杂富硅介电层位于掺杂半导体层与透明电极层之间。显示介质层位于第一基板与第二基板之间。
文档编号G02F1/133GK101614896SQ20091014985
公开日2009年12月30日 申请日期2009年6月22日 优先权日2009年6月22日
发明者刘婉懿, 卓恩宗, 彭佳添, 陈俊雄, 黄伟明 申请人:友达光电股份有限公司