液晶显示器及其制造方法
【专利摘要】提供了一种液晶显示器及其制造方法，其中部分去除有机钝化膜。所述液晶显示器包括：有源区域，其中数据线和栅极线彼此交叉且以矩阵形式布置有多个像素；和焊盘区域，其中驱动IC和FPC接合以向所述有源区域提供信号，其中所述焊盘区域包括：第一焊盘区域，其中形成有与所述数据线连接并与所述驱动IC的输出端子接合的第一焊盘；第二焊盘区域，其中形成有与所述驱动IC的输入端子接合的第二焊盘；和第三焊盘区域，其中形成有与所述FPC的输出端子接合的第三焊盘，其中所述第二焊盘和第三焊盘通过配线相连接，以及除了所述第一焊盘区域、第二焊盘区域和第三焊盘区域之外的部分焊盘区域、以及所述有源区域由所述有机钝化膜覆盖。
【专利说明】液晶显示器及其制造方法
[0001]本申请要求2013年2月27日提交的韩国专利申请N0.10-2013-0020990的优先权，为了所有目的在此援引该专利申请作为参考，如同在这里完全阐述一样。
【技术领域】
[0002]本发明涉及一种从焊盘区域部分去除有机钝化膜的液晶显示器及其制造方法。
【背景技术】
[0003]高分辨率液晶显示器使用有机钝化膜作为其钝化膜。因为与无机钝化膜相比，有机钝化膜一般具有低介电常数且较厚，所以有机钝化膜可减小液晶面板的寄生电容。
[0004]一般来说，显示面板的焊盘区域以及其中显示图像的有源区域由有机钝化膜覆盖。在有源区域中，数据线和栅极线彼此交叉，像素布置在由数据线和栅极线的交叉结构限定的矩阵中。
[0005]显示面板的焊盘区域可分为与驱动IC (集成电路)的输出端子接合的第一焊盘区域、与驱动IC的输入端子接合的第二焊盘区域、以及与FPC (柔性印刷电路)的输出端子接合的第三焊盘区域。在第一焊盘区域中形成数据焊盘。数据焊盘一对一地与数据线连接并与驱动IC的输出端子接合，以将从驱动IC输出的数据电压传输给数据线。形成在第三焊盘区域中的焊盘与配线的端部连接并与FPC的输出端子接合。以在第二焊盘区域与第三焊盘区域之间穿行的线图案形成配线。配线基于1:2连接驱动IC的输入端子与FPC的输出端子。通过FPC的N个输出端子(N是大于等于I的正整数)向M (M是大于等于I的正整数)提供同一信号。在这种情形中，配线基于M:N连接驱动IC的输入端子与FPC的输出端子。
[0006]驱动IC的输入/输出端子和FPC的输出端子通过ACF(各向异性导电膜)接合到焊盘区域。在ACF接合工艺中，ACF放置在焊盘区域上，驱动IC或FPC在ACF上对准，向ACF施加热量，然后相对于ACF按压驱动IC或FPC的端子。根据焊盘中形成的压痕(indentation)确定驱动IC或FPC的端子与焊盘的接合是否有缺陷。因为在ACF接合工艺中，驱动IC或FPC的端子被压在焊盘上，且在端子与焊盘之间夹持ACF，所以ACF中的金属粉末(或导电球)在数据焊盘的焊盘部中形成压痕。
[0007]在焊盘区域中形成有有机钝化膜的显示面板上，为了开放部分焊盘，从焊盘区域部分去除有机钝化膜PAC，如图1和2中所示。这样，保留在焊盘区域中的有机钝化膜PAC较厚地形成在焊盘之间，因此在驱动IC接合工艺之后没有形成压痕，或者即便有，也是仅有很小的压痕。这使得很难确保正确地进行焊盘与驱动IC的端子之间的接合。
[0008]如果没有形成压痕，或者即便有，也是仅有很小的压痕，则数据焊盘与驱动IC或FPC之间的接合被认为是有缺陷的，并可进行修复工艺。在修复工艺中，向显示面板的焊盘区域施加热量，然后用棍棒推动驱动IC或FPC，以从显示面板的焊盘区域分离驱动IC或FPC0然而，当在修复工艺中从显示面板的焊盘区域分离驱动IC或FPC时，形成在焊盘上的透明电极图案或者其下面的金属图案会被剥离并丢失。在这种情形中，很难进行修复，从而显示面板应被丢弃。透明电极材料可以是ITO (氧化铟锡)。
[0009]图1是显示与驱动IC接合的数据焊盘和与数据焊盘相邻的有机钝化膜的剖面图。
[0010]参照图1，数据焊盘包括形成在基板SUBS上的栅极金属图案GM和形成在栅极金属图案GM上的透明电极图案ΙΤ0。在焊盘之间形成较厚的有机钝化膜PAC。在图1中，“GI”是形成在基板上从而覆盖栅极金属图案GM的栅极绝缘膜。栅极金属图案与显示面板的数据线连接。“BPAS”是在栅极绝缘膜Gi与有机钝化膜PAC之间由无机绝缘材料形成的缓冲钝化膜。“PAS”是由无机绝缘材料形成并覆盖有机钝化膜PAC的上部钝化膜。“DBUMP”是驱动IC的输出端子。驱动IC的输出端子与透明电极图案ITO接触。
[0011]在驱动IC接合工艺中，如果在驱动IC的输出端子DBUMP与焊盘之间具有任何错位，则由于较厚的有机钝化膜PAC，不会形成压痕，或者即便有，也是仅有很小的压痕，因此接合被认为是有缺陷的。当在修复工艺过程中从数据焊盘分离驱动IC时，透明电极图案ITO和栅极金属图案GM会被剥离并丢失，如图2中所示。在这种情形中，显示面板不能被修复，应当丢弃。
[0012]与FPC的输出端子接合的焊盘具有连接栅极金属图案与源极-漏极金属图案的并行结构，并可形成在FPC的输出区域中。如果在FPC的输出端子与具有并行结构的焊盘之间具有任何错位，则由于较厚的有机钝化膜，不会形成压痕，或者即便有，也是仅有很小的压痕，因此接合被认为是有缺陷的。当在修复工艺过程中从具有并行结构的焊盘分离FPC时，栅极金属图案和源极-漏极金属图案会被剥离并丢失。在这种情形中，显示面板不能被修复，应当丢弃。
【发明内容】
[0013]本发明致力于提供一种在包括有源区域的显示面板上稳定地接合驱动IC和FPC的液晶显示器及其制造方法。
[0014]在本发明的一个方面，一种液晶显示器包括:有源区域，在该有源区域中数据线和栅极线彼此交叉且以矩阵形式布置有多个像素；和焊盘区域，在该焊盘区域中驱动IC和FPC接合以向所述有源区域提供信号，其中所述焊盘区域包括:第一焊盘区域，在该第一焊盘区域中形成有与所述数据线连接并与所述驱动IC的输出端子接合的第一焊盘；第二焊盘区域，在该第二焊盘区域中形成有与所述驱动IC的输入端子接合的第二焊盘；和第三焊盘区域，在该第三焊盘区域中形成有与所述FPC的输出端子接合的第三焊盘，其中所述第二焊盘和第三焊盘通过配线相连接，以及除了所述第一焊盘区域、第二焊盘区域和第三焊盘区域之外的部分焊盘区域、以及所述有源区域由所述有机钝化膜覆盖。
[0015]在本发明的另一个方面，提供一种制造液晶显示器的方法，所述液晶显示器包括:有源区域，在该有源区域中数据线和栅极线彼此交叉且以矩阵形式布置有多个像素；和焊盘区域，在该焊盘区域中驱动IC和FPC接合以向所述有源区域提供信号，所述方法包括在所述有源区域和部分焊盘区域中形成有机钝化膜，其中所述焊盘区域包括:第一焊盘区域，在该第一焊盘区域中形成有与所述数据线连接并与所述驱动IC的输出端子接合的第一焊盘；第二焊盘区域，在该第二焊盘区域中形成有与所述驱动IC的输入端子接合的第二焊盘；和第三焊盘区域，在该第三焊盘区域中形成有与所述FPC的输出端子接合的第三焊盘，其中所述第二焊盘和所述第三焊盘通过配线相连接，以及除了所述第一焊盘区域、所述第二焊盘区域和所述第三焊盘区域之外的部分焊盘区域、以及所述有源区域由所述有机钝化
膜覆盖。
[0016]在本发明的又一个方面，提供一种制造液晶显示器的方法，所述液晶显示器包括:有源区域，在该有源区域中数据线和栅极线彼此交叉且以矩阵形式布置有多个像素；和焊盘区域，在该焊盘区域中驱动IC和FPC接合以向所述有源区域提供信号，所述方法包括如下步骤:在所述有源区域和焊盘区域中在基板上形成栅极金属，并将所述栅极金属图案化，以在所述有源区域和焊盘区域中形成栅极金属图案；在所述有源区域和焊盘区域中形成栅极绝缘膜以覆盖在所述有源区域和焊盘区域中的栅极金属图案，在所述栅极绝缘膜上形成半导体层，并将所述半导体层图案化以在所述栅极绝缘膜上形成半导体图案；在所述有源区域和焊盘区域中形成源极-漏极金属以覆盖所述半导体图案，并将所述源极-漏极金属图案化以在所述有源区域和焊盘区域中形成源极-漏极金属图案；在所述有源区域和焊盘区域中形成缓冲钝化膜以覆盖在所述有源区域和焊盘区域中的源极-漏极金属图案，在所述缓冲钝化膜上形成有机钝化膜，并将所述有机钝化膜图案化以从部分焊盘区域去除有机钝化膜并在其余的焊盘区域和所述有源区域中留下有机钝化膜；在所述有源区域和焊盘区域中形成透明电极材料，并将所述透明电极材料图案化以在所述有源区域和焊盘区域中形成第一透明电极图案；在所述有源区域和焊盘区域中形成上部钝化膜以覆盖在所述有源区域和焊盘区域中的第一透明电极图案，并将所述上部钝化膜图案化；和在所述有源区域和焊盘区域中形成透明电极材料，并将所述透明电极材料图案化以在所述有源区域和焊盘区域中形成第二透明电极图案，其中所述焊盘区域包括:第一焊盘区域，在该第一焊盘区域中形成有与所述数据线连接并与所述驱动IC的输出端子接合的第一焊盘；第二焊盘区域，在该第二焊盘区域中形成有与所述驱动IC的输入端子接合的第二焊盘；和第三焊盘区域，在该第三焊盘区域中形成有与所述FPC的输出端子接合的第三焊盘，其中所述第二焊盘和第三焊盘通过配线相连接，从所述第一焊盘区域、第二焊盘区域和第三焊盘区域完全去除有机钝化膜，以及除了所述第一焊盘区域、第二焊盘区域和第三焊盘区域之外的其余焊盘区域、以及所述有源区域由有机钝化膜覆盖。
【专利附图】
【附图说明】
[0017]给本发明提供进一步理解并且并入本申请组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中:
[0018]图1是显示根据现有技术与驱动IC接合的数据焊盘和与数据焊盘相邻的有机钝化膜的剖面图；
[0019]图2是显示根据现有技术当在修复工艺过程中从数据焊盘分离驱动IC时，透明电极图案和栅极金属图案丢失的一个例子的光学显微镜照相图像；
[0020]图3是显示根据本发明典型实施方式的液晶显示器的框图；
[0021]图4到6是显示TFT阵列的各个例子的等效电路图；
[0022]图7是显示移动信息终端的显示结构的顶视平面图；
[0023]图8是详细显示图7的焊盘区域的顶视平面图；
[0024]图9A到9H是显示根据本发明典型实施方式的液晶显示器的下基板的制造方法步骤的剖面图；[0025]图10是详细显示图8的第一焊盘区域及其周围部分的顶视平面图；
[0026]图11是显示图10的部分A的放大顶视平面图；
[0027]图12是沿图11的线1-1’的剖面图；
[0028]图13是显示图10的部分B的放大顶视平面图；
[0029]图14是沿图13的线11-11’的剖面图；
[0030]图15是详细显示与FPC接合的第三焊盘区域14及其周围部分的顶视平面图；
[0031]图16是沿图15的线II1-1II’的剖面图；
[0032]图17是显示在存在有机钝化膜的部分与不存在有机钝化膜的部分之间的边界上的相邻配线之间的短路的一个例子的顶视平面图；
[0033]图18是沿图17的线IV-1V’的剖面图；
[0034]图19是显示通过图17的导电杂质而短路的配线的一个例子的透视图；
[0035]图20是显示使用上部钝化膜中形成的孔的防短路结构的一个例子的顶视平面图；
[0036]图21是沿图20的线V-V’的剖面图；
[0037]图22是显示上部钝化膜中形成的孔的透视图；
[0038]图23是显示在存在有机钝化膜的部分与不存在有机钝化膜的部分之间的边界上的相邻配线之间的短路的另一个例子的顶视平面图；
[0039]图24是沿图23的线V1-VI’的剖面图；
[0040]图25是显示通过图24的导电杂质短路的配线的一个例子的透视图；
[0041]图26是显示防短路结构的另一个例子的顶视平面图，其中防短路结构使用用于分离边界线与透明电极图案的结构；
[0042]图27是沿图26的线VI1-VII’的剖面图；以及
[0043]图28是显示图26所示的分隔距离的透视图。
【具体实施方式】
[0044]现在将详细描述本发明的实施方式，附图中图解了这些实施方式的一些例子。尽可能地在整个附图中将使用相同的参考数字表示相同或相似的部件。应当注意，如果确定已知技术可能误导本发明的实施方式，则将省略对这些已知技术的详细描述。
[0045]参照图3，根据本发明典型实施方式的液晶显示器包括液晶显示面板100、时序控制器101、数据驱动器102和栅极驱动器103。
[0046]液晶显不面板100的液晶层形成在两个基板之间。液晶显不面板100的有源区域包括根据数据线DL和栅极线GL的交叉结构以矩阵形式布置的多个像素。每个像素包括液晶单元Clc。
[0047]在液晶显示面板100的下基板上的有源区域中形成有TFT阵列。TFT阵列包括形成在数据线DL和栅极线GL的交叉部分处的液晶单元Clc、与液晶单元的像素电极I连接的TFT、存储电容器Cst等。数据连线DLINK—对一地与数据线DL连接。数据焊盘(未示出)与数据连线DLINK的端部连接。栅极连线GLINK —对一地与栅极线GL连接，栅极焊盘(未示出)与栅极连线GLINK的端部连接。
[0048]在移动信息终端的情形中，如图7和8中所示，可在有源区域下面布置焊盘区域。焊盘区域的位置和尺寸可根据应用液晶显示面板100的产品而变化。
[0049]TFT阵列可以以如图4到6中所示的各种形式实现并可以是任何已知的结构。液晶单元Clc与TFT连接并由像素电极I与公共电极2之间的电场驱动。在液晶显示面板100的上基板上形成包括黑矩阵、滤色器等的滤色器阵列。偏振器分别贴附到液晶显示面板100的上、下基板。在液晶显示面板100的上、下基板上形成用于设定液晶的预倾角的取向层。
[0050]在诸如扭曲向列(TN)模式和垂直取向(VA)模式这样的垂直电场驱动方法中，公共电极2形成在上基板上。另一方面，在诸如面内切换(IPS)模式和边缘场切换(FFS)模式这样的水平电场驱动方法中，公共电极2与像素电极I 一起形成在下基板上。
[0051]可以以TN模式、VA模式、IPS模式和FFS模式以及任何其他液晶模式实现可在本发明中应用的液晶显示面板100。此外，可以以包括透射型液晶显示器、半透射型液晶显示器和反射型液晶显示器的任何形式实现本发明的液晶显示器。透射型液晶显示器和半透射型液晶显示器需要背光单元。背光单元可以是直下型背光单元或边缘型背光单元。
[0052]时序控制器(TCON)IOl将从主机系统(SYSTEM)104输入的输入图像的数字视频数据RGB提供给数据驱动器102。时序控制器101从主机系统104接收时序信号，如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、点时钟信号CLK等。
[0053]时序控制器101根据从主机系统104接收的时序信号产生用于控制数据驱动器102和栅极驱动器103的操作时序的时序控制信号。时序控制信号包括用于控制栅极驱动器103的操作时序的栅极时序控制信号、以及用于控制数据驱动器102的操作时序和数据电压的极性的数据时序控制信号。
[0054]数据时序控制信号包括源极起始脉冲SSP、源极采样时钟SSC、极性控制信号P0L、源极输出使能信号SOE等。源极起始脉冲SSP控制数据驱动器102的数据采样起始时序。源极采样时钟SSC是用于控制数据采样时序的时钟信号。源极输出使能信号SOE控制数据驱动器102的输出时序。当以迷你LVDS (低压差分信令)接口标准传输输入到数据驱动器102的数字视频数据时，可省略源极起始脉冲(SSP)和源极采样时钟(SSC)。
[0055]数据驱动器102包括移位寄存器、锁存器、数字-模拟转换器和输出缓存器。数据驱动器102在时序控制器101的控制下锁存数字视频数据RGB。数据驱动器102将数字视频数据RGB转换为模拟正/负伽马补偿电压，以产生数据电压，并响应于极性控制信号POL反转数据电压的极性。数据驱动器102响应于源极输出使能信号SOE将数据电压输出到数据线DL。
[0056]栅极驱动器103包括移位寄存器和电平移位器。栅极驱动器103响应于栅极时序控制信号向栅极线GL提供与数据电压同步的栅极脉冲。
[0057]主机系统104可由下面任意一种实现:电视系统、家庭影院系统、机顶盒、导航系统、DVD播放器、蓝光播放器、个人计算机(PC)和电话系统。主机系统104根据液晶显示面板100的分辨率缩放输入图像的数字视频数据RGB。与输入图像的数字视频数据RGB —起，主机系统104向时序控制器101传输时序信号Vsync，Hsync, DE和MCLK。
[0058]图4到6是显示TFT阵列的各个例子的等效电路图。图4到6显示了一部分TFT阵列。在图4到6中，Dl到D6表示数据线，Gl到G6表示栅极线，LINE#1到LINE#6表示有源阵列A/A的行数。[0059]图4的TFT阵列是应用于大多数液晶显示器的TFT阵列。数据线Dl到D6和栅极线Gl到G5在TFT阵列上彼此交叉。在TFT阵列上沿列方向分别布置红色子像素(R)、绿色子像素(G)和蓝色子像素(B)。每个TFT响应于来自栅极线Gl到G4的栅极脉冲，向布置在数据线Dl到D6左侧(或右侧)的液晶单元的像素电极提供来自数据线Dl到D6的数据电压。图4的TFT阵列的每个像素包括在与列方向垂直的行方向上彼此相邻的红色子像素(R)、绿色子像素(G)和蓝色子像素(B)。如果图4的TFT阵列的分辨率为(Μ x N) (Μ和N为大于等于2的正整数)，则需要(Μ χ3)条数据线和N条栅极线。在(Μ χ3)中，3是一个像素中包括的子像素的数量。
[0060]在同一分辨率时，图5的TFT阵列所需的数据线的数量减少到图4的TFT阵列所需的数据线的数量的一半。此TFT阵列的驱动频率比图4的TFT阵列高两倍。由于此原因，具有图5的TFT阵列的液晶显示面板可称为DRD (双倍速率驱动)面板。在这种液晶显示面板的TFT阵列上沿列方向分别布置红色子像素(R)、绿色子像素(G)和蓝色子像素(B)。每个像素包括在与列方向垂直的行方向上彼此相邻的红色子像素(R)、绿色子像素(G)和蓝色子像素(B)。左右相邻的液晶单元共享同一条数据线，并连续被充入通过数据线以时分方式提供的数据电压。布置在数据线Dl到D4左侧的液晶单元和TFT称为第一液晶单元和第一 TFT Tl，布置在数据线Dl到D4右侧的液晶单元和TFT称为第二液晶单元和第二 TFTΤ2，将在下面描述此TFT阵列的结构。第一 TFT Tl响应于来自奇数栅极线G1，G3，G5和G7的栅极脉冲，向第一液晶单元的像素电极提供来自数据线Dl到D4的数据电压。第一 TFTTl的栅极与奇数栅极线G1，G3，G5和G7连接，其漏极与数据线Dl到D4连接。第二 TFT T2响应于来自偶数栅极线G2，G4，G6和G8的栅极脉冲，向第二液晶单元的像素电极提供来自数据线Dl到D4的数据电压。第二 TFT T2的栅极与偶数栅极线G2，G4，G6和G8连接，其漏极与数据线Dl到D4连接。在分辨率(Μ X N)时，图5中所示的液晶显示面板的TFT阵列需要(Μ x3)/2条数据线和2N条栅极线。
[0061]在同一分辨率时，图6的TFT阵列所需的数据线的数量减少到图4的TFT阵列所需的数据线的数量的1/3。此TFT阵列的驱动频率比图4的TFT阵列高三倍。由于此原因，具有图6的TFT阵列的液晶显示面板可称为DTRD (三倍速率驱动)面板。在这种液晶显示面板的TFT阵列上沿行方向分别布置红色子像素(R)、绿色子像素(G)和蓝色子像素(B)。图6的TFT阵列的每个像素包括在列方向上彼此相邻的红色子像素(R)、绿色子像素(G)和蓝色子像素(B)。图6的TFT阵列的TFT响应于来自栅极线Gl到G6的栅极脉冲，向布置在数据线Dl到D6的左侧(或右侧)的液晶单元的像素电极提供来自数据线Dl到D6的数据电压。在分辨率(Μ X N)时，图6中所示的液晶显示面板的TFT阵列需要M x3/3条数据线和3N条栅极线。
[0062]即使便携式的、小尺寸的移动信息终端也需要高分辨率显示器。用于移动信息终端的显示器大部分由液晶显示器实现，在一些产品中使用有机发光二极管显示器。在移动信息终端中，为了减小显示面板的寄生电容，在高分辨率显示器上使用有机钝化膜PAC。
[0063]图7是显示移动信息终端的显示结构的顶视平面图。图8是详细显示图7的焊盘区域的顶视平面图。
[0064]参照图7和8，移动信息终端包括用于显示图像的有源区域A/A和焊盘区域PAD。
[0065]驱动IC (D-1C)和FPC与焊盘区域PAD接合。图3的数据驱动器102和时序控制器101集成在驱动IC (D-1C)内。FPC的输出端子通过配线FLINK与驱动IC (D-1C)的输入端子连接。FPC的输入端子通过连接器(未示出)与电话系统的输出端子连接。驱动IC(D-1C)通过FPC从电话系统接收输入图像的数字视频数据和时序信号，并将信号提供给有源区域A/A。在GIP (面板内栅极)工艺中，栅极驱动器103可与TFT—起直接形成在显示面板的基板上。
[0066]焊盘区域PAD可被划分为第一焊盘区域10、第二焊盘区域12和第三焊盘区域14。在第一焊盘区域10上可以分三级形成第一焊盘11。驱动IC (D-1C)的输出端子通过ACF与第一焊盘11接合。驱动IC (D-1C)的输入端子通过ACF与形成在第二焊盘区域12中的第二焊盘13接合。FPC的输出端子通过ACF与形成在第三焊盘区域14中的第三焊盘15接合。第二焊盘13和第三焊盘15通过配线相连接，例如第二焊盘13与配线FLINK的一端连接，第三焊盘15与配线FLINK的另一端连接。配线FLINK基于一对一连接驱动IC (D-1C)的输入端子与FPC的输出端子。
[0067]在本发明中，为了稳定地将驱动IC和FPC接合到焊盘区域PAD，从由图8中的虚线框表示的第一焊盘区域10、第二焊盘区域12和第三焊盘区域14完全去除有机钝化膜PAC。一旦从焊盘区域10，12和14完全去除有机钝化膜PAC，就会由较厚的有机钝化膜PAC的图案导致水平高度差(level difference)。结果，在驱动IC和FPC接合工艺中，驱动IC和FPC可被接合到焊盘11，13和14，以形成明显的压痕。
[0068]有源区域A/A由有机钝化膜PAC覆盖。除了第一焊盘区域10、第二焊盘区域12和第三焊盘区域14之外的其他部分焊盘区域PAD由有机钝化膜PAC覆盖。有机钝化膜PAC形成在有源区域A/A与第一焊盘区域10之间。此外，有机钝化膜PAC形成在第一焊盘区域10与第二焊盘区域12之间，且有机钝化膜PAC形成在第二焊盘区域12与第三焊盘区域14之间。
[0069]图9A到9H是显示根据本发明典型实施方式的液晶显示器的下基板的制造方法步骤的剖面图。如上所述，焊盘区域PAD可被划分为有机钝化膜PAC被去除的第一到第三焊盘区域10，12和14。在这些焊盘区域中，第二和第三焊盘区域大致具有相同的结构并显示在图9A到9H中。图9A到9H中省略了第一焊盘区域，图10到12中显示了第一焊盘区域。尽管图9A到9H中所示的下基板结构应用于FFS模式(或AH-1PS模式)，但本发明并不限于FFS模式。
[0070]在本发明中，如图9A中所示，首先，在有源区域A/A和焊盘区域PAD中，在基板SUBS上沉积栅极金属,然后通过第一光刻工艺将栅极金属图案化。在光刻工艺中，在栅极金属上涂敷光刻胶，在光刻胶上对准第一光掩模，然后通过曝光、显影和湿蚀刻工艺在基板SUBS上形成栅极金属图案。栅极金属可以是选自由铜(Cu)、铝(Al)、铝钕(AlNd)和钥(Mo)组成的集合中的金属、或者Cu/MoTi的双金属层。栅极金属图案包括栅极线GL、与栅极线GL连接的TFT的栅极GE、和焊盘区域PAD中的栅极金属图案GMl。
[0071]接着，如图9B中所示，在基板SUBS上沉积栅极绝缘膜GI，从而覆盖有源区域A/A和焊盘区域PAD中的栅极金属图案；在栅极绝缘膜GI上沉积半导体层；然后通过第二光刻工艺将半导体层图案化。栅极绝缘膜GI可由诸如硅氮化物(SiNx)这样的无机绝缘材料形成。半导体层可由非晶硅(a-Si)形成。在第二光刻工艺中，在半导体层上涂敷光刻胶，在光刻胶上对准第二光掩模，然后通过曝光、显影和干蚀刻工艺在栅极绝缘膜GI上形成半导体图案。半导体图案包括与TFT的栅极GE重叠的有源层ACT。
[0072]接着，如图9C中所示，在栅极绝缘膜GI上沉积源极-漏极金属，从而覆盖有源区域AA中的半导体图案和焊盘区域PAD，并通过第三光刻工艺将源极-漏极金属图案化。在第三光刻工艺中，在源极-漏极金属上涂敷光刻胶，在光刻胶上对准第三光掩模，然后通过曝光、显影和湿蚀刻工艺在基板SUBS上形成源极-漏极金属图案。源极-漏极金属可以是选自由铜、铝、铝钕、钥和铬组成的集合中的金属、或者这些金属的双层或三层叠层。源极-漏极金属图案包括数据线DL、与数据线DL连接的TFT的漏极DE、TFT的源极SE、与数据线DL连接的数据连线DLINK、和焊盘区域PAD中的源极-漏极金属图案SMl。
[0073]接着，如图9D中所示，在栅极绝缘膜GI的整个表面上沉积缓冲钝化膜BPAS，从而覆盖有源区域AA和焊盘区域PAD中的源极-漏极金属图案；在缓冲钝化膜BPAS上涂敷较厚的有机钝化膜PAC ;然后通过第四光刻工艺将有机钝化膜PAC图案化。缓冲钝化膜BPAS可由诸如硅氮化物(SiNx)这样的无机绝缘材料形成。有机钝化膜PAC可由光敏压克力形成。栅极绝缘膜GI具有大约3，000 A到4’ 000 A的厚度,缓冲钝化膜BPAS具有大约
I,000A的厚度。与此相对照，有机钝化膜PAC具有大约20, 000A (= 2μm)的较大厚
度。在第四光刻工艺中，在光敏压克力上对准第四光掩模，然后进行曝光、显影和干蚀刻工艺。如图9E中所示，为了去除在光敏压克力之前形成的缓冲钝化膜BPAS，进行湿蚀刻工艺。当在基板SUBS的整个表面上以不同的蚀刻级别进行干蚀刻工艺时，基板被充分过蚀刻，以从整个表面完全去除缓冲钝化膜BPAS。第四光掩模暴露焊盘区域PAD的第一焊盘区域10、第二焊盘区域12和第三焊盘区域14中的有机钝化膜PAC，并覆盖其余焊盘区域PAD和有源区域A/A中的有机钝化膜PAC。结果，通过第四光刻工艺和蚀刻工艺，从焊盘区域PAD的第一焊盘区域10、第二焊盘区域12和第三焊盘区域14去除缓冲钝化膜BPAS，并在其余焊盘区域PAD和有源区域A/A中保留有机钝化膜PAC和缓冲钝化膜BPAS。如图9E中所示，通过穿透有机钝化膜PAC和缓冲钝化膜BPAS的接触孔CONTl暴露TFT的源极SE，并暴露第二和第三焊盘区域中的源极-漏极金属图案SMl。
[0074]接着，如图9F中所示，在有源区域A/A和焊盘区域PAD中沉积诸如ITO这样的透明电极材料，并通过第五光刻工艺将透明电极材料图案化。在第五光刻工艺中，在透明电极材料上对准第五光掩模，然后进行曝光、显影和湿蚀刻工艺，以在有机钝化膜PAC上形成第一透明电极图案。第一透明电极图案包括与TFT的源极SE接触的像素电极ITO (PXL)以及覆盖第二和第三焊盘区域12和14中的源极-漏极金属图案SMl的透明电极图案ITOl。
[0075]接着，如图9G中所示，沉积上部钝化膜PAS，以覆盖有源区域A/A和焊盘区域PAD中的第一透明电极图案，然后通过第六光刻工艺将上部钝化膜PAS图案化。上部钝化膜PAS可由诸如硅氮化物(SiNx)这样的无机绝缘材料形成，并具有大约3, 000A的厚度。在第六光刻工艺中，在上部钝化膜PAS上对准第六光掩模，然后进行曝光、显影和干蚀刻工艺。结果，形成穿透上部钝化膜PAS的第二接触孔C0NT2，以暴露第二和第三焊盘区域12和14中的透明电极图案ITOl ;并形成穿透上部钝化膜PAS和栅极绝缘膜GI的第三接触孔C0NT3，以暴露第二和第三焊盘区域12和14中的栅极金属图案GMl。
[0076]接着，如图9H中所示，在有源区域A/A和焊盘区域PAD中沉积诸如ITO这样的透明电极材料，然后通过第七光刻工艺将透明电极材料图案化。在第七光刻工艺中，在透明电极材料上对准第七光掩模，然后进行曝光、显影和干蚀刻工艺，以在上部钝化膜PAS上形成第二透明电极图案。第二透明电极图案包括公共电极ITO (COM)以及第二和第三焊盘区域12和14中的透明电极图案ITO (PAD)0公共电极ITO (COM)与像素电极ITO (PXL)重叠，且在它们之间夹持上部钝化膜PAS。透明电极图案ITO (PAD)通过第二接触孔C0NT2与透明电极图案ITOl接触，并通过第三接触孔C0NT3与栅极金属图案GMl接触。
[0077]当TFT响应于栅极脉冲导通时，数据电压通过数据线DL和TFT提供给像素电极ITO (PXL)0向公共电极ITO (COM)提供公共电压Vcom。液晶单元的液晶由通过像素电极ITO (PXL)与公共电极ITO (COM)之间的电位差形成的电场驱动。
[0078]图10是详细显示图8的第一焊盘区域10及其周围部分的顶视平面图。图11是显示图10的部分A的放大顶视平面图。图12是沿图11的线1-1’的剖面图。
[0079]参照图10到12，如D-1C的输出区域的中间部分所显示的，有机钝化膜PAC从第一焊盘区域10被去除。在用于将驱动IC (D-1C)的输出端子接合到第一焊盘区域10的第一焊盘11的驱动IC接合工艺中，在不会导致不具有压痕的问题的条件下可将驱动IC(D-1C)接合到第一焊盘11，而且由于第一焊盘区域10中的水平高度差很小，也不会导致需要驱动IC修复工艺的问题。
[0080]在第一焊盘区域10的剖面结构中，第一焊盘区域10的第一焊盘11及与第一焊盘11连接的配线全都由栅极金属图案GMl形成。栅极绝缘膜GI形成在基板SUBS上，从而覆盖栅极金属图案GMl。上部钝化膜PAS直接形成在栅极绝缘膜GI上。透明电极图案IT02形成在上部钝化膜PAS上并通过穿透上部钝化膜PAS和栅极绝缘膜GI的接触孔C0NT4与部分栅极金属图案GMl接触。透明电极图案IT02与通过第七光刻工艺(图9H)形成的第二透明电极图案同时形成。
[0081]同时，如果第一焊盘区域10中形成的第一焊盘11及与第一焊盘11连接的配线由源极-漏极金属形成，则在从第一焊盘区域10去除有机钝化膜PAC的工艺过程中可能会损坏源极-漏极金属，因而导致配线断路问题。更具体地说，为了去除有机钝化膜PAC及下面的缓冲钝化膜BPAS以暴露TFT的源极SE，当在有机钝化膜PAC上进行干蚀刻工艺时去除缓冲钝化膜BPAS。因为干蚀刻的均匀性根据显示面板上基板的位置而不同，所以考虑到浅蚀刻的部分，缓冲钝化膜BPAS被过蚀刻。在这种情形中，在深蚀刻的部分中，甚至源极-漏极金属也被蚀刻。通过接触孔暴露的源极-漏极金属可被蚀刻剂去除。因此，优选第一焊盘区域10中的金属图案全都由被栅极绝缘膜GI覆盖的栅极金属形成，从而防止与第一焊盘区域10的焊盘11连接的配线在有机钝化膜的干蚀刻工艺以及随后的透明电极材料的湿蚀刻工艺过程中被蚀刻剂断开。
[0082]对于自动探针(A/P)测试，在显示面板上形成与自动探针接触的A/P测试焊盘(未示出)。A/P测试焊盘由源极-漏极金属图案形成。因此，需要金属跨接部，金属跨接部与连接到A/P测试焊盘的源极-漏极金属图案及第一焊盘区域10的栅极金属图案GMl连接。为此，在第一焊盘区域10与第二焊盘区域12之间形成由有机钝化膜PAC覆盖的金属跨接部17，如图10的部分B中所示。
[0083]如图13和14中所示，每个金属跨接部17包括栅极金属图案GM1、形成在栅极绝缘膜GI上的源极-漏极金属图案SM1、透明电极图案IT01、以及连接栅极金属图案GMl与透明电极图案ITOl的透明电极图案IT03。[0084]透明电极图案IT03通过穿透上部钝化膜PAS和栅极绝缘膜GI的接触孔C0NT5与部分栅极金属图案GMl接触，并通过穿透有机钝化膜PAC和上部钝化膜PAS的接触孔C0NT6与部分源极-漏极金属图案SMl接触。在第五光刻工艺(图9F)中透明电极图案ITOl与第一透明电极图案同时形成。在第七光刻工艺(图9H)中透明电极图案IT03与第二透明电极图案同时形成。因为源极-漏极金属图案SMl由通过第五光刻工艺与第一透明电极图案ITO (PXL)同时形成的透明电极图案ITOl覆盖，如图9F和14中所示，所以它们不会导致由于透明电极材料的湿蚀刻工艺导致的对源极-漏极金属图案SMl的损坏问题。金属跨接部17的尺寸可以是被去除有机钝化膜PAC的第一焊盘区域10的第一焊盘11尺寸的一半。驱动IC (D-1C)或FPC没有被接合在第一焊盘区域10与第二焊盘区域12之间的区域中。因此，形成有金属跨接部17的区域与驱动IC (D-1C)和FPC的压痕或修复工艺无关。
[0085]图15是详细显示与FPC接合的第三焊盘区域14及其周围部分的顶视平面图。图16是沿图15的线II1-1II’的剖面图。
[0086]参照图15和16，第三焊盘15与配线FLINK连接并通过ACF接合到FPC的输出端子。
[0087]在第三焊盘15中，栅极金属图案GMl和源极-漏极金属图案SMl通过透明电极图案ITOl和ITO (PAD)以并行结构相互连接。透明电极图案ITOl通过第五光刻工艺(图9F)与第一透明电极图案同时形成，以覆盖源极-漏极金属图案SMl。透明电极图案ITO (PAD)通过第七光刻工艺(图9H)与第二透明电极图案同时形成。透明电极图案ITO (PAD)通过穿透上部钝化膜PAS和栅极绝缘膜GI的接触孔C0NT3与部分栅极金属图案GMl接触，并通过穿透上部钝化膜PAS的接触孔C0NT2与部分透明电极图案ITOl接触。
[0088]因为在第三焊盘区域14中不存在有机钝化膜PAC，所以第三焊盘区域14可在FPC接合工艺中被稳定地接合到FPC的输出端子。因此，在第三焊盘区域14中不会产生不具有压痕的问题和FPC修复的问题。
[0089]第二焊盘区域12大致具有与第三焊盘区域14相同的剖面结构。因此，驱动IC的输入端子可被接合到第二焊盘区域12中的第二焊盘13，而不会导致不具有压痕的问题和FPC修复的问题。
[0090]源极-漏极金属图案SMl在第二和第三焊盘区域12和14中由透明电极图案ITOl覆盖。这样，当在第五光刻工艺(图9F)中将第一透明电极图案湿蚀刻时，可防止源极-漏极金属图案SMl被蚀刻剂损坏或去除。
[0091]在存在有机钝化膜PAC的部分与不存在有机钝化膜PAC的部分之间的边界处可能会发生配线间的短路。为了防止这种短路问题，本发明向焊盘区域PAD中位于存在有机钝化膜PAC的部分与不存在有机钝化膜PAC的部分之间的边界应用图20到22和图26到28中所示的防短路结构。在描述防短路结构之前，将结合图17和18描述上述短路问题的一个例子。
[0092]在第五光刻工艺(9F)中，当在基板上沉积透明电极材料并涂敷光刻胶之后进行曝光和显影工艺时，如图17和18中所示，可沿存在有机钝化膜PAC的部分与不存在有机钝化膜PAC的部分之间的边界线留下不需要的光刻胶的残留膜PR’。因为有机钝化膜PAC具有较大厚度，所以PAC边界线上的水平高度差变大。在具有较大水平高度差的PAC边界线上，光刻胶没有充分曝光。由于此原因，在光刻胶显影工艺之后，光刻胶的残留膜PR’保留在PAC边界线上。
[0093]如果在光刻胶的残留膜PR’保留在PAC边界线上的同时蚀刻透明电极材料，由光亥Ij胶的残留膜PR’覆盖的透明电极材料没有被蚀刻，而是沿边界线保留下来。沿PAC边界线保留的透明电极材料的残余物用作使焊盘区域中的配线短路的导电杂质IT01’。导电杂质ΙΤ0如图19中所示沿PAC边界线横跨多条配线FLINK，并在配线FLINK上形成与透明电极图案ITOl的短路。增加光刻胶上的UV曝光量会增加施加给PAC边界线的光刻胶的曝光量，但可能会导致其他部分中的光刻胶的过度曝光，这会减小或消除由第一透明电极图案ITOl形成的配线的线宽度。
[0094]本发明向焊盘区域PAD中的PAC边界线应用图20到22和图26到28中所示的防短路结构。此防短路结构可应用于焊盘区域PAD中的任何PAC边界线。尽管图20到22和图26到28显示了应用于第三焊盘区域的上边缘上的PAC边界线的防短路结构，但它们可应用于其他PAC边界线。
[0095]图20是显示使用上部钝化膜PAS中形成的孔(之后称为“PAS孔HPAS”)的防短路结构的一个例子的顶视平面图。图21是沿图20的线V-V’的剖面图。图22是显示PAS孔HPAS的透视图。
[0096]参照图20到22，沿具有较大水平高度差的边界线形成多个PAS孔HPAS。PAS孔HPAS布置在跨过PAC边界线穿行的信号线，即配线FLINK之间，并暴露上部钝化膜PAC下面的层。
[0097]在第五光刻工艺(图9F)中，当在基板上沉积透明电极材料并涂敷光刻胶之后进行曝光和显影工艺时，沿PA C边界线留下光刻胶的残留膜PR’，结果，沿PAC边界线保留导电杂质 ITor0
[0098]当在第六光刻工艺(图9G)中将上部钝化膜PAS图案化时，沿上部钝化膜PAS上的边界线形成PAS孔HPAS。在第六光刻工艺中通过干蚀刻没有被光刻胶图案覆盖的上部钝化膜PAS形成PAS孔HPAS，PAS孔HPAS暴露沿PAC边界线保留的导电杂质IT01’，如图21和22中所示。接着，在第七光刻工艺(图9H)中将第二透明电极图案图案化。在第七光刻工艺中，用于湿蚀刻透明电极图案的蚀刻剂蚀刻形成在上部钝化膜PAS上的透明电极材料并还暴露出渗透进PAS孔HPAS中并导致短路的导电杂质IT01’。
[0099]如图23到25中所示，由第七光刻工艺(图9H)形成的第二透明电极图案在具有较大水平高度差的PAC边界线上也可导致短路问题。
[0100]图23是显示在PAC边界线上的相邻配线FLINK之间的短路的另一个例子的顶视平面图。图24是沿图23的线V1-VI’的剖面图。图25是显示通过图24的导电杂质ITO(PAD)’短路的配线FLINK的一个例子的透视图。
[0101]参照图23到25，在第七光刻工艺(图9H)中，当在基板上沉积透明电极材料并涂敷光刻胶之后进行曝光和显影工艺时，沿PAC边界线留下不需要的光刻胶的残留膜PR’。由于光刻胶的残留膜PR’，透明电极材料没有被蚀刻，而是沿PAC边界线保留下来。导电杂质ITO (PAD)’如图25中所示沿PAC边界线横跨多条配线FLINK，使配线FLINK上的透明电极图案ITO (PAD)短路。增加光刻胶上的UV曝光量会增加涂敷到PAC边界线的光刻胶的曝光量，但可能会导致其他部分中的光刻胶的过度曝光，这会减小或消除由透明电极图案ITO(PAD)形成的配线的线宽度。[0102]图26是显示防短路结构的另一个例子的顶视平面图，其中防短路结构使用用于分离边界线与透明电极图案的结构。图27是沿图26的线VI1-VII’的剖面图。图28是显示图26所示的分隔距离的透视图。
[0103]参照图26到28，当在第七光刻工艺(图9H)中将透明电极材料图案化时，透明电极图案ITO (PAD)被形成为与PAC边界线分离一分隔距离GIT0。可考虑到设计裕度适当设定分隔距离GIT0。即使在第七光刻工艺(图9H)中沿PAC边界线形成不期望的导电杂质，导电杂质ITO (PAD)’和正常的透明电极图案ITO (PAD)会通过分隔距离GITO分离，由此防止短路问题。
[0104]如上所述，本发明的液晶显示器通过完全去除其中接合驱动IC和FPC的焊盘区域中的有机钝化膜，可防止在由有机钝化膜覆盖的显示面板上的驱动IC或FPC的接合缺陷并提高产率。此外，本发明通过在位于存在有机钝化膜的部分与不存在有机钝化膜的部分之间的边界线上的上部钝化膜中形成孔，或者应用用于从边界线分离透明电极图案的防短路结构，可防止在边界线上的配线之间的短路。
[0105]尽管参考多个示例性的实施方式描述了本发明的实施方式，但应当理解，本领域技术人员能设计出多个其他修改例和实施方式，这落在本发明的原理的范围内。更具体地说，在说明书、附图和所附权利要求书的范围内，在或主题组合构造的组成部件和/配置中可进行各种变化和修改。除了组成部件和/或配置中的变化和修改之外，替代使用对于本领域技术人员来说也将是显而易见的。
【权利要求】
1.一种液晶显示器，包括: 有源区域，在该有源区域中数据线和栅极线彼此交叉且以矩阵形式布置有多个像素；和 焊盘区域，在该焊盘区域中驱动IC和FPC接合以向所述有源区域提供信号， 其中所述焊盘区域包括: 第一焊盘区域，在该第一焊盘区域中形成有与所述数据线连接并与所述驱动IC的输出端子接合的第一焊盘； 第二焊盘区域，在该第二焊盘区域中形成有与所述驱动IC的输入端子接合的第二焊盘；和 第三焊盘区域，在该第三焊盘区域中形成有与所述FPC的输出端子接合的第三焊盘， 其中所述第二焊盘和第三焊盘通过配线相连接，以及 除了所述第一焊盘区域、第二焊盘区域和第三焊盘区域之外的部分焊盘区域、以及所述有源区域由所述有机钝化膜覆盖。
2.根据权利要求1所述的液晶显示器，其中与所述第一焊盘区域中的第一焊盘连接的所有配线由形成在基板上的第一栅极金属图案形成，以及 所述第一焊盘区域包括栅极金属图案、覆盖所述栅极金属图案的栅极绝缘膜、形成在所述栅极绝缘膜上的上部钝化膜、以及第一透明电极图案，其中所述第一透明电极图案形成在所述上部钝化膜上并通过穿透所述上部钝化膜和所述栅极绝缘膜的第一接触孔与部分栅极金属图案接触。
3.根据权利要求2所述的液晶显示器，其中在所述第二焊盘区域与第三焊盘区域之间形成有多个金属跨接部，每个金属跨接部包括形成在所述栅极绝缘膜上的源极-漏极金属图案、覆盖所述源极-漏极金属图案的第二透明电极图案、以及连接所述栅极金属图案和所述第二透明电极图案的第三透明电极图案。
4.根据权利要求3所述的液晶显示器，其中所述第二焊盘区域和第三焊盘区域均包括第四透明电极图案和第五透明电极图案，其中该第四透明电极图案形成在所述栅极绝缘膜上以覆盖所述源极-漏极金属图案的，所述第五透明电极图案通过穿透所述上部钝化膜的第二接触孔与部分第四透明电极图案接触并通过穿透所述栅极绝缘膜的第三接触孔与部分栅极金属图案接触，以及 形成在所述第二焊盘区域和第三焊盘区域上的上部钝化膜形成在所述栅极绝缘膜上以覆盖所述第四透明电极图案。
5.根据权利要求4所述的液晶显示器，其中所述有机钝化膜比所述栅极绝缘膜、所述缓冲钝化膜和所述上部钝化膜厚。
6.根据权利要求4所述的液晶显示器，其中所述焊盘区域包括多个孔，所述多个孔沿位于存在有机钝化膜的部分与不存在有机钝化膜的部分之间的边界线形成在所述上部钝化膜中，并暴露在所述上部钝化膜下面的层。
7.根据权利要求4所述的液晶显示器，其中在所述焊盘区域中的透明电极图案与位于存在有机钝化 膜的部分和不存在有机钝化膜的部分之间的边界线分离。
8.—种制造液晶显示器的方法，所述液晶显示器包括:有源区域，在该有源区域中数据线和栅极线彼此交叉且以矩阵形式布置有多个像素；和焊盘区域，在该焊盘区域中驱动IC和FPC接合以向所述有源区域提供信号， 所述方法包括在所述有源区域和部分焊盘区域中形成有机钝化膜， 其中所述焊盘区域包括: 第一焊盘区域，在该第一焊盘区域中形成有与所述数据线连接并与所述驱动IC的输出端子接合的第一焊盘； 第二焊盘区域，在该第二焊盘区域中形成有与所述驱动IC的输入端子接合的第二焊盘；和 第三焊盘区域，在该第三焊盘区域中形成有与所述FPC的输出端子接合的第三焊盘， 其中所述第二焊盘和所述第三焊盘通过配线相连接，以及 除了所述第一焊盘区域、所述第二焊盘区域和所述第三焊盘区域之外的部分焊盘区域、以及所述有源区域由所述有机钝化膜覆盖。
9.根据权利要求8所述的方法，其中与所述第一焊盘区域中的第一焊盘连接的所有配线由形成在基板上的第一栅极金属图案形成，以及 所述第一焊盘区域包括栅极金属图案、覆盖所述栅极金属图案的栅极绝缘膜、形成在所述栅极绝缘膜上的上部钝化膜、以及第一透明电极图案，该第一透明电极图案形成在所述上部钝化膜上并通 过穿透所述上部钝化膜和所述栅极绝缘膜的第一接触孔与部分栅极金属图案接触。
10.根据权利要求9所述的方法，还包括在所述第二焊盘区域与第三焊盘区域之间形成多个金属跨接部， 每个金属跨接部包括形成在所述栅极绝缘膜上的源极-漏极金属图案、覆盖所述源极-漏极金属图案的第二透明电极图案、以及连接所述栅极金属图案与所述第二透明电极图案的第三透明电极图案。
11.根据权利要求10所述的方法，其中所述第二焊盘区域和第三焊盘区域均包括第四透明电极图案和第五透明电极图案，其中该第四透明电极图案形成在所述栅极绝缘膜上以覆盖所述源极-漏极金属图案，所述第五透明电极图案通过穿透所述上部钝化膜的第二接触孔与部分第四透明电极图案接触并通过穿透所述栅极绝缘膜的第三接触孔与部分栅极金属图案接触，以及 形成在所述第二焊盘区域和第三焊盘区域上的上部钝化膜形成在所述栅极绝缘膜上以覆盖所述第四透明电极图案。
12.根据权利要求11所述的方法，其中所述有机钝化膜比所述栅极绝缘膜、所述缓冲钝化膜和所述上部钝化膜厚。
13.根据权利要求11所述的方法，还包括沿位于存在有机钝化膜的部分与不存在有机钝化膜的部分之间的边界线在所述上部钝化膜中形成多个孔，以暴露在所述上部钝化膜下面的层， 其中所述孔形成在形成于所述焊盘区域中的配线之间。
14.根据权利要求11所述的方法，其中在所述焊盘区域中的透明电极图案与位于存在有机钝化膜的部分与不存在有机钝化膜的部分之间的边界线分离。
15.一种制造液晶显示器的方法，所述液晶显示器包括:有源区域，在该有源区域中数据线和栅极线彼此交叉且以矩阵形式布置有多个像素；和焊盘区域，在该焊盘区域中驱动IC和FPC接合以向所述有源区域提供信号， 所述方法包括如下步骤: 在所述有源区域和焊盘区域中在基板上形成栅极金属，并将所述栅极金属图案化，以在所述有源区域和焊盘区域中形成栅极金属图案； 在所述有源区域和焊盘区域中形成栅极绝缘膜以覆盖在所述有源区域和焊盘区域中的栅极金属图案，在所述栅极绝缘膜上形成半导体层，并将所述半导体层图案化以在所述栅极绝缘膜上形成半导 体图案； 在所述有源区域和焊盘区域中形成源极-漏极金属以覆盖所述半导体图案，并将所述源极-漏极金属图案化以在所述有源区域和焊盘区域中形成源极-漏极金属图案； 在所述有源区域和焊盘区域中形成缓冲钝化膜以覆盖在所述有源区域和焊盘区域中的源极-漏极金属图案，在所述缓冲钝化膜上形成有机钝化膜，并将所述有机钝化膜图案化以从部分焊盘区域去除有机钝化膜并在其余的焊盘区域和所述有源区域中留下有机钝化膜； 在所述有源区域和焊盘区域中形成透明电极材料，并将所述透明电极材料图案化以在所述有源区域和焊盘区域中形成第一透明电极图案； 在所述有源区域和焊盘区域中形成上部钝化膜以覆盖在所述有源区域和焊盘区域中的第一透明电极图案，并将所述上部钝化膜图案化；和 在所述有源区域和焊盘区域中形成透明电极材料，并将所述透明电极材料图案化以在所述有源区域和焊盘区域中形成第二透明电极图案， 其中所述焊盘区域包括: 第一焊盘区域，在该第一焊盘区域中形成有与所述数据线连接并与所述驱动IC的输出端子接合的第一焊盘； 第二焊盘区域，在该第二焊盘区域中形成有与所述驱动IC的输入端子接合的第二焊盘；和 第三焊盘区域，在该第三焊盘区域中形成有与所述FPC的输出端子接合的第三焊盘， 其中所述第二焊盘和第三焊盘通过配线相连接， 从所述第一焊盘区域、第二焊盘区域和第三焊盘区域完全去除有机钝化膜，以及除了所述第一焊盘区域、第二焊盘区域和第三焊盘区域之外的其余焊盘区域、以及所述有源区域由有机钝化膜覆盖。
16.根据权利要求15所述的方法，其中在去除和留下有机钝化膜的步骤中，从所述第一焊盘区域、第二焊盘区域和第三焊盘区域去除有机钝化膜和下面的缓冲钝化膜，在其余焊盘区域和所述有源区域中保留有机钝化膜和下面的缓冲钝化膜，以及 通过穿透在所述有源区域中的有机钝化膜和缓冲钝化膜的第一接触孔暴露薄膜晶体管的源极，并在所述第二焊盘区域和第三焊盘区域中暴露所述源极-漏极金属图案。
17.根据权利要求16所述的方法，其中在形成第一透明电极图案的步骤中，形成在所述有源区域中的第一透明电极图案包括通过所述第一接触孔与所述薄膜晶体管的源极接触的像素电极，以及 形成在所述焊盘区域中的第一透明电极图案包括覆盖在所述第二焊盘区域和第三焊盘区域中的源极-漏极金属图案的透明电极图案。
18.根据权利要求17所述的方法，其中在形成并图案化上部钝化膜的步骤中，形成穿透所述上部钝化膜并暴露在所述第二焊盘区域和第三焊盘区域中的透明电极图案的第二接触孔、以及穿透所述上部钝化膜和栅极绝缘膜并暴露在所述第二焊盘区域和第三焊盘区域中的栅极金属图案的第三接触孔，并沿位于存在有机钝化膜的部分与不存在有机钝化膜的部分之间的边界线在所述上部钝化膜中形成多个孔以暴露在所述上部钝化膜下面的层。
19.根据权利要求18所述的方法，其中在形成第二透明电极图案的步骤中，形成在所述有源区域中的第二透明电极图案包括被提供公共电压的公共电极，形成在所述焊盘区域中的第二透明电极图案包括通过在所述第二焊盘区域和第三焊盘区域中的第二接触孔与所述第一透明电极图案接触并且通过所述第三接触孔与所述栅极金属图案接触的透明电极图案，并且形成在所述焊盘区域中的第二透明电极图案与位于存在有机钝化膜的部分与不存在有机钝化膜的部分之间的边界线分离。
20.根据权利要求19所述的方法，其中所述有机钝化膜比所述栅极绝缘膜、所述缓冲钝化膜和所述上部 钝化膜厚。
【文档编号】G02F1/1362GK104007572SQ201310695617
【公开日】2014年8月27日 申请日期:2013年12月17日 优先权日:2013年2月27日
【发明者】郑圣勳 申请人:乐金显示有限公司