阵列基板的走线结构的制作方法
【专利摘要】本发明涉及液晶显示【技术领域】。根据本发明的阵列基板的走线结构包括在固化过程中作为数据线的红绿蓝线、在固化过程中作为扫描线的奇偶数线、阵列基板公共线和彩膜基板公共线，以及分别连接到所述红绿蓝线、奇偶数线、阵列基板公共线和彩膜基板公共线的用于接收电压的相应的红绿蓝固化垫、奇偶数固化垫、阵列基板固化垫和彩膜基板固化垫。本发明通过改进现有技术，减少了固化总线数目，从而减少了阵列基板的外围走线，增加了设计排版的缓冲空间，也减小了发生制程不良的风险。相对于现有技术带来了显著进步。
【专利说明】阵列基板的走线结构
【技术领域】
[0001]本发明涉及液晶显示【技术领域】，尤其涉及一种阵列基板的走线结构。
【背景技术】
[0002]随着信息社会的发展，人们对显示设备的需求得到了增长，因而也推动了液晶面板行业的快速发展，面板需求量也是急速增长，对产品品质的要求也越来越高，从而对设计及制程能力也提出更高要求。
[0003]一般在高分子聚合物稳定型垂直配向(PSVA)工艺的薄膜晶体管液晶显示器(TFTLCD)阵列基板的设计中，都有用于固化线的走线结构，使得阵列测试垫(Array test pad)与固化垫(curing pad)连接起来,阵列测试垫(Array test pad)用于阵列基板制程完成后进行面板电性检查扎针使用，固化垫(curing pad)用于液晶面板固化扎针使用。一般情况下，阵列测试总线(Array test bus line)与固化总线(curing bus line)都是相同数目且一一对应。这样在产品设计中，因为固化走线需求，外围走线会增加许多，对设计排版及制程良率造成风险。
[0004]因此，在现有技术中，在高分子聚合物稳定型垂直配向(PSVA)工艺的薄膜晶体管液晶显示器(TFT LCD)阵列基板的设计中，都有用于固化线的走线结构，以供垂直配向型液晶面板制程中的固化扎针使用。
[0005]图1显示了现有技术中的阵列基板的走线结构。
[0006]参照图1，现有技术中垂直配向型液晶面板的阵列基板的走线结构包括红线14、绿线15、蓝线16、奇数线17、偶数线18、阵列基板公共线13和彩膜基板公共线19，共七根固化线。其中红线14、绿线15、蓝线16属于固化过程的数据线，奇数线17和偶数线18属于固化过程的扫描线。现有技术中垂直配向型液晶面板的走线结构还包括七个相应的固化垫以及阵列基板测试垫。对于固化过程而言，对固化垫施加电压，电压通过与相应固化垫相连的走线(即上述七条线之一)施加到相应的电容。
[0007]因此，现有技术中的垂直配向型液晶面板的走线结构包括至少七条走线和固化的需求。
[0008]一般而言，为了通过阵列基板薄膜晶体管的公共线13施加固化电压(CuringVoltage),需要额外设计固化垫(Curing Pad) 13-1,并以走线将固化垫(Curing Pad) 13-1电连通到阵列基板的像素显示区域内各像素的公共线13。借此，固化电压可从固化垫13-1灌入，通过走线连接阵列基板公共线13，以传送至像素显示区域内各像素的对应的储存电容。
[0009]然而，在固化垫13-1的走线连接阵列基板公共线13之前，多半会跨过或桥接或以贯孔方式连接其它走线。如图1所示的固化垫13-1的走线即与其它走线衔接形成了接线区，具有静电放电(ESD, Electronic Static Discharge)的风险。
[0010]如此可见，七根走线将增加阵列基板设计的排版空间，在固定的玻璃基板大小条件下，走线需求越多，设计空间越小；而走线过多，交叉处也越多，也增加外围交叉处静电放电(ESD, Electronic Static Discharge)的风险，增加产品良率流失的风险。
[0011]针对上述现有技术中的不足和缺陷，本发明对阵列基板的走线结构进行了改进。
【发明内容】
[0012]如上所述，在现有技术中的阵列基板的走线结构中，至少七根走线将增加阵列基板设计的排版空间，在固定的玻璃基板大小条件下，走线需求越多，设计空间越小；而走线过多，交叉处也越多，也增加外围交叉处静电放电(ESD, Electronic Static Discharge)的风险，增加广品良率流失的风险。
[0013]本发明根据垂直配向型液晶面板的固化扎针的实际通入讯号情况，改进了垂直配向型液晶面板的阵列基板的固化走线设计，减少了固化走线的数目，从而增加了设计空间，降低了良率流失风险，减少了固化垫的数量，同时也减少了液晶面板固化探针的需求数目，降低了大规模生产的成本。
[0014]因此，本发明提出了一种阵列基板的走线结构。
[0015]在实施方案I中，根据本发明的阵列基板的走线结构包括在固化过程中作为数据线的红绿蓝线、在固化过程中作为扫描线的奇偶数线、阵列基板公共线和彩膜基板公共线，以及分别连接到所述红绿蓝线、奇偶数线、阵列基板公共线和彩膜基板公共线的用于接收电压的相应的红绿蓝固化垫、奇偶数固化垫、阵列基板固化垫和彩膜基板固化垫。
[0016]以此方式，根据本发明的走线结构相比现有技术减少了走线和固化垫的数量，从而减少了阵列基板的外围走线，增加了设计排版的缓冲空间，也减小了发生制程不良的风险。减少了固化走线的数目，从而增加了设计空间，降低了良率流失风险，减少了固化垫的数量，同时也减少了液晶面板固化探针的需求数目，降低了大规模生产的成本。
[0017]在根据实施方案I所改进的实施方案2中，所述红绿蓝线包括红线、蓝线和绿线，所述红线、蓝线和绿线中相邻的两根线通过第一薄膜晶体管相连，通过所述第一薄膜晶体管的栅极来控制其通断，从而控制所述相邻的两根线短路或分开。通过薄膜晶体管来连接相邻的线，可以方便、快捷、统一地控制红线、蓝线和绿线，减小了能源消耗，提高了固化工艺的效率。
[0018]在根据实施方案2所改进的实施方案3中,还包括能够施加信号电压的第一信号线，所述第一薄膜晶体管的栅极连接到所述第一信号线。第一信号线可用来控制第一薄膜晶体管。
[0019]在根据实施方案2或3所改进的实施方案4中，所述红线和所述蓝线通过第一薄膜晶体管相连，且所述绿线和所述蓝线通过第一薄膜晶体管相连。
[0020]在根据实施方案2或3所改进的实施方案5中，所述蓝线和所述红线通过第一薄膜晶体管相连，且所述绿线和所述红线通过第一薄膜晶体管相连。
[0021]在根据实施方案2或3所改进的实施方案6中，所述蓝线和所述绿线通过第一薄膜晶体管相连，且所述红线和所述绿线通过第一薄膜晶体管相连。
[0022]在根据实施方案2到6中任一项所改进的实施方案7中，所述奇偶数线包括通过第二薄膜晶体管相连的奇数线和偶数线，通过所述第二薄膜晶体管的栅极来控制其通断，从而控制所述奇数线和偶数线短路或分开。通过薄膜晶体管来连接奇数线和偶数线，可以方便、快捷、统一地控制奇数线和偶数线，减小了能源消耗，提高了固化工艺的效率。[0023]在根据实施方案7所改进的实施方案8中，还包括能够施加信号电压的第二信号线，所述第二薄膜晶体管的栅极连接到所述第二信号线。第二信号线可用来控制第二薄膜晶体管。
[0024]在根据实施方案I到8中任一项所改进的实施方案9中，所述走线结构还包括至少一条辅助固化线和连接到所述辅助固化线的辅助固化垫。
[0025]在根据实施方案9所改进的实施方案10中，所述辅助固化线连接到所述第一薄膜晶体管和所述第二薄膜晶体管的栅极，所述辅助固化垫用于接收所述第一薄膜晶体管和所述第二薄膜晶体管的栅极电压。仅通过一条辅助固化线，可以方便、快捷、统一地控制红线、绿线、蓝线、奇数线和偶数线的通断，减小了能源消耗，提高了固化工艺的效率。
[0026]同时，本发明通过改进现有设计，减少了固化总线数目，从而减少了阵列基板的外围走线，增加了设计排版的缓冲空间，也减小了发生制程不良的风险。另一方面，减少了电路的交叉处，有效避免了交叉处静电放电(ESD, Electronic Static Discharge)的风险
[0027]上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本发明的目的。
【专利附图】
【附图说明】
[0028]在下文中将基于仅为非限定性的实施例并参考附图来对本发明进行更详细的描述。其中:
[0029]图1显示了现有技术中的阵列基板的走线结构；
[0030]图2显示了现有技术中的阵列基板的走线结构的红线、绿线、蓝线、奇数线和偶数线的布置；
[0031]图3显示了根据本发明的阵列基板的走线结构；
[0032]图4显示了根据本发明的阵列基板的走线结构的红绿蓝线和奇偶数线的布置。
[0033]在图中，相同的构件由相同的附图标记标示。附图并未按照实际的比例绘制。
【具体实施方式】
[0034]下面将参照附图来详细地介绍本发明。
[0035]图2显示了现有技术中的垂直配向型液晶面板的走线结构的红线14、绿线15、蓝线16、奇数线17和偶数线18的布置。可见在现有技术中，红线14、绿线15、蓝线16、奇数线17和偶数线18作为五条彼此独立的线路，单独地接受电压。
[0036]参照图2， 申请人:经过研究认为，在固化工艺过程中，红线14、绿线15和蓝线16只需在同一时刻承受相同额度的电压。同理，奇数线17和偶数线18也只需在同一时刻承受相同额度的电压。因此，在固化工艺过程中，红线14、绿线15和蓝线16不需要作为三根相互独立的走线相应地接受电压，同理，奇数线17和偶数线18也不需要作为两根相互独立的走线相应地接受电压。
[0037]据此，本发明提出了一种阵列基板的走线结构。图3显示了根据本发明的垂直配向型液晶面板的阵列基板的走线结构。
[0038]参照图3，根据本发明的阵列基板的走线结构包括在固化过程中作为数据线的红绿蓝线21、在固化过程中作为扫描线的奇偶数线22、阵列基板公共线20和彩膜基板公共线23，以及分别连接到所述红绿蓝线21、奇偶数线22、阵列基板公共线20和彩膜基板公共线23的用于接收电压的相应的红绿蓝固化垫21-1、奇偶数固化垫22-1、阵列基板固化垫20-1和彩膜基板固化垫23-1。
[0039]图4显示了根据本发明的阵列基板的走线结构的红绿蓝线和奇偶数线的布置。
[0040]参照图4，所述红绿蓝线21包括红线6、蓝线8和绿线7，所述红线6、蓝线8和绿线7中相邻的两根线通过第一薄膜晶体管11相连，可以通过第一薄膜晶体管11的栅极来控制第一薄膜晶体管11的通断，从而控制通过该第一薄膜晶体管11相连的两根线短路或分开。其中根据具体的结构设计需求，第一薄膜晶体管11的数量可以为一个或多个。
[0041]在图4所示的实施例中，蓝线8和绿线7通过第一薄膜晶体管11相连，且绿线7和红线6通过第一薄膜晶体管相连。
[0042]备选地，也可以是如下情况:红线6和蓝线8通过第一薄膜晶体管11相连，且绿线7和蓝线8通过第一薄膜晶体管11相连。
[0043]备选地，也可以是如下情况:蓝线8和红线6通过第一薄膜晶体管11相连，且绿线7和红线6通过第一薄膜晶体管11相连。
[0044]在一个实施例中，根据本发明的阵列基板的走线结构还包括能够施加信号电压的第一信号线，第一薄膜晶体管11的栅极12连接到第一信号线。
[0045]参照图4，在一个优选的实施例中，奇偶数线22包括通过第二薄膜晶体管15相连的奇数线9和偶数线10，通过第二薄膜晶体管15的栅极来控制其通断，从而控制奇数线9和偶数线10短路或分开。其中根据具体的结构设计需求，第二薄膜晶体管15的数量可以为一个或多个。
[0046]在一个实施例中，还包括能够施加信号电压的第二信号线，第二薄膜晶体管15的栅极12连接到第二信号线。
[0047]再次参照图3，根据本发明的阵列基板的走线结构还包括至少一条辅助固化线24和连接到辅助固化线24的辅助固化垫24-1。
[0048]优选地，辅助固化线24连接到第一薄膜晶体管11和第二薄膜晶体管15的栅极，辅助固化垫24-1用于接收第一薄膜晶体管11和第二薄膜晶体管15的栅极电压。
[0049]本发明通过改进现有技术，减少了固化总线数目，从而减少了阵列基板的外围走线，增加了设计排版的缓冲空间，也减小了发生制程不良的风险。相对于现有技术带来了显
著进步。
[0050]虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
【权利要求】
1.阵列基板的走线结构，其特征在于，包括在固化过程中作为数据线的红绿蓝线(21)、在固化过程中作为扫描线的奇偶数线(22)、阵列基板公共线(20)和彩膜基板公共线(23)，以及分别连接到所述红绿蓝线(21)、奇偶数线(22)、阵列基板公共线(20)和彩膜基板公共线(23)的用于接收电压的相应的红绿蓝固化垫(21-1)、奇偶数固化垫(22-1)、阵列基板固化垫(20-1)和彩膜基板固化垫(23-1)。
2.根据权利要求1所述的走线结构，其特征在于，所述红绿蓝线(21)包括红线、蓝线和绿线，所述红线、蓝线和绿线中相邻的两根线通过第一薄膜晶体管相连，通过所述第一薄膜晶体管的栅极来控制其通断，从而控制所述相邻的两根线短路或分开。
3.根据权利要求2所述的走线结构，其特征在于，还包括能够施加信号电压的第一信号线，所述第一薄膜晶体管的栅极连接到所述第一信号线。
4.根据权利要求2所述的走线结构，其特征在于，所述红线和所述蓝线通过第一薄膜晶体管相连，且所述绿线和所述蓝线通过第一薄膜晶体管相连。
5.根据权利要求2所述的走线结构，其特征在于，所述蓝线和所述红线通过第一薄膜晶体管相连，且所述绿线和所述红线通过第一薄膜晶体管相连。
6.根据权利要求2所述的走线结构，其特征在于，所述蓝线和所述绿线通过第一薄膜晶体管相连，且所述红线和所述绿线通过第一薄膜晶体管相连。
7.根据权利要求2所述的走线结构，其特征在于，所述奇偶数线(22)包括通过第二薄膜晶体管相连的奇数线和偶数线，通过所述第二薄膜晶体管的栅极来控制其通断，从而控制所述奇数线和偶数线短路或分开。
8.根据权利要求7所述的走线结构，其特征在于，还包括能够施加信号电压的第二信号线，所述第二薄膜晶体管的栅极连接到所述第二信号线。
9.根据权利要求7所述的走线结构，其特征在于，所述走线结构还包括至少一条辅助固化线(24)和连接到所述辅助固化线(24)的辅助固化垫(24-1)。
10.根据权利要求9所述的走线结构，其特征在于，所述辅助固化线(24)连接到所述第一薄膜晶体管和所述第二薄膜晶体管的栅极，所述辅助固化垫(24-1)用于接收所述第一薄膜晶体管和所述第二薄膜晶体管的栅极电压。
【文档编号】G02F1/13GK103760693SQ201310726450
【公开日】2014年4月30日 申请日期:2013年12月25日 优先权日:2013年12月25日
【发明者】柴立 申请人:深圳市华星光电技术有限公司