一种双栅线阵列基板及显示装置制造方法
【专利摘要】本实用新型提供一种双栅线阵列基板及显示装置，能缩短DO或DGS的修复时间，减少修复成本，增加修复成功率。所述双栅线阵列基板包括纵横排列的多个栅线组，多条数据线和像素阵列，像素阵列包括M行N列的像素单元，每个像素单元包括源极，每个栅线组包括两条栅线，双栅线阵列基板还包括数据修复线，数据修复线的第一端与像素阵列中第i行第j列的像素单元的源极电连接，第二端与像素阵列中第i+1行第j+1列的像素单元的源极电连接，或第二端与像素阵列中第i+1行第j-1列的像素单元的源极电连接，第i行像素单元与第i+1行像素单元之间存在一个栅线组。本实用新型实施例提供的双栅线阵列基板及显示装置，用于阵列基板的制造。
【专利说明】一种双栅线阵列基板及显示装置
【技术领域】
[0001]本实用新型涉及显示【技术领域】，尤其涉及一种双栅线阵列基板及显示装置。
【背景技术】
[0002]近年来，随着显示【技术领域】的迅速发展，对各种类型的显示设备的需求越来越大。目前主流的显示装置主要有:LCD(Liquid Crystal Display,液晶显示器)，PDP(PlasmaDisplay Panel,等离子体显不器)，ELD (Electroluminescent Display,电致发光显不器)和 VFD (Vacuum Fluorescent Display,真空突光显不器)等。
[0003]由于包括LCD的液晶显示装置具有:轻、薄、占地小、耗电小、辐射小等优点，被广泛应用于各种数据处理设备中，例如电视、笔记本电脑、移动电话、个人数字助理等。由于LCD的源极驱动器成本比栅极驱动器的成本高，因此为了节约成本，现有的显示装置常常采用双栅线(dual gate)的IXD。相较于单栅线IXD，双栅线的IXD的数据线的数量减少了一半，栅极线的数量增加了 I倍，但是在栅线和数据线的跨接处容易产生D0(Data Open，数据线断开)和DGS (Data and Gate short,栅线与数据线短路)。现有技术中，当栅线和数据线的跨接处形成DO和DGS时，通常采用沉积钨金属的方法进行修复，导致修复时间较长，修复成本过高，同时，由于通过沉积钨金属进行DO和DGS修复的步骤较复杂，容易造成修复失败，导致修复后双栅线的LCD仍然不能正常进行画面显示。
实用新型内容
[0004]本实用新型的实施例提供一种双栅线阵列基板及显示装置，能够缩短DO或DGS的修复时间，减少修复成本，增加修复成功率。
[0005]为达到上述目的，本实用新型的实施例采用如下技术方案:
[0006]一方面，提供一种双栅线阵列基板，包括纵横排列的多个栅线组和多条数据线，以及像素阵列，所述像素阵列包括M行N列的像素单元，所述M与所述N均为大于或等于2的整数，每个所述像素单元包括TFT (Thin Film Transistor,薄膜场效应晶体管)，所述TFT包括源极，每个所述栅线组包括两条栅线，
[0007]所述双栅线阵列基板还包括数据修复线，所述数据修复线的第一端与所述像素阵列中第i行第j列的像素单元的源极电连接，第二端与所述像素阵列中第i+Ι行第j+Ι列的像素单元的源极电连接；或所述第二端与所述像素阵列中第i+Ι行第j_l列的像素单元的源极电连接，所述第i行像素单元与第i+Ι行像素单元之间存在一个所述栅线组；其中，所述i为大于或等于I，且小于M的整数，所述j为大于或等于I，且小于或等于N的整数。
[0008]可选的，所述数据修复线包括与所述数据线平行设置的第一部分和第二部分，与所述栅线平行设置的第三部分；
[0009]其中，所述第一部分包括与所述像素阵列中第i行第j列的像素单元的源极电连接的所述第一端，所述第二部分包括与所述像素阵列中第i+Ι行第j+Ι列的像素单元的源极电连接的所述第二端；或者所述第二部分包括与所述像素阵列中第i+Ι行第j_l列的像素单元的源极电连接的所述第二端。
[0010]可选的，所述第一部分，所述第二部分和所述第三部分均为长方形。
[0011]可选的，所述数据修复线为包括与所述像素阵列中第i行第j列的像素单元的源极电连接的所述第一端和与所述像素阵列中第i+Ι行第j+Ι列的像素单元的源极电连接的所述第二端的长方形，或者所述数据修复线为包括与所述像素阵列中第i行第j列的像素单元的源极电连接的所述第一端和与所述像素阵列中第i+Ι行第j-Ι列的像素单元的源极电连接的所述第二端的长方形；所述数据修复线与所述数据线的夹角大于0°小于180°，并且所述数据修复线与所述数据线的夹角不等于90°。
[0012]可选的，所述数据修复线与所述数据线同层设置。
[0013]可选的，所述数据修复线的金属材料与所述数据线的金属材料相同。
[0014]一方面，提供一种显示装置，包括以上所述的任意一种的双栅线阵列基板。
[0015]本实用新型实施例提供一种双栅线阵列基板及显示装置，当所述双栅线阵列基板中所述栅线与所述数据线跨接处出现DO时，所述数据线上传输的信号还可以通过数据修复线从第i行像素传输到第j行像素，不需要对出现DO的数据线进行修复，当所述双栅线阵列基板中所述栅线与所述数据线跨接处出现DGS时，只需要将出现短路区域前后的数据线切断，所述数据线上传输的信号通过数据修复线从第i行像素传输到第j行像素，相较于现有技术，能够缩短DO或DGS的修复时间，减少修复成本，增加修复成功率。
【专利附图】
【附图说明】
[0016]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为本实用新型实施例提供的一种双栅线阵列基板的结构示意图；
[0018]图2为本实用新型实施例提供的另一种双栅线阵列基板的结构示意图；
[0019]图3为本实用新型实施例提供的又一种双栅线阵列基板的结构示意图。
【具体实施方式】
[0020]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0021]本实用新型实施例提供一种双栅线阵列基板10，如图1所示，包括纵横排列的多个栅线组101和多条数据线102，以及像素阵列103，所述像素阵列103包括M行N列的像素单元，所述M与所述N均为大于或等于2的整数，每个所述像素单元包括TFT (Thin FilmTransistor，薄膜场效应晶体管)，所述TFT包括源极，每个所述栅线组101包括两条栅线。
[0022]所述双栅线阵列基板10还包括数据修复线104，所述数据修复线104的第一端1041与所述像素阵列103中第i行第j列的像素单元1031的源极1031a电连接，第二端1042与所述像素阵列103中第i+Ι行第j+Ι列的像素单元1032的源极1032a电连接，或者如图2所示，所述第二端1042与所述像素阵列103中第i+Ι行第j-Ι列的像素单元1033的源极1033a电连接，所述第i行像素单元与第i+Ι行像素单元之间存在一个所述栅线组101 ;其中，所述i为大于或等于1，且小于M的整数，所述j为大于或等于1，且小于或等于N的整数。
[0023]这样一来，当所述栅线与所述数据线跨接处出现DO (数据线断路)时，所述数据线上传输的信号还可以通过数据修复线从第i行像素传输到第j行像素，不需要对出现DO的数据线进行修复，当所述栅线与所述数据线跨接处出现DGS (数据线和栅线短路)时，只需要将出现短路区域前后的数据线切断，所述数据线上传输的信号通过数据修复线从第i行像素传输到第j行像素，相较于现有技术，能够缩短DO或DGS的修复时间，减少修复成本，增加修复成功率。
[0024]需要说明的是，第一，所述数据修复线104的形状可以是任意形状，只需要包括与所述像素阵列103中第i行第j列的像素单元1031的源极1031a电连接的所述第一端1041和与所述像素阵列103中第i+Ι行第j+Ι列的像素单元1032的源极1032a电连接的所述第二端1042，本实用新型实施例对所述数据修复线的形状不做限定。示例的，参考图1所示，所述数据修复线104可以是包括所述第一端1041和所述第二端1042的长方形。
[0025]第二，当所述数据修复线的第一端与所述像素阵列中第i行第j列的像素单元的源极电连接，第二端与所述像素阵列中第i+Ι行第j+Ι列的像素单元的源极电连接时，所述i为大于或等于1，且小于M的整数，所述j为大于或等于1，且小于N的整数；当所述数据修复线的第一端与所述像素阵列中第i行第j列的像素单元的源极电连接，所述第二端与所述像素阵列中第i+Ι行第j_l列的像素单元的源极电连接时，所述i为大于或等于1，且小于M的整数，所述j为大于或等于2，且小于或等于N的整数。
[0026]第三，本实用新型实施例以所述数据修复线104的第一端1041与所述像素阵列103中第i行第j列的像素单元1031的源极1031a电连接，第二端1042与所述像素阵列103中第i+Ι行第j+Ι列的像素单元1032的源极1032a电连接为例进行说明。
[0027]本实用新型实施例提供一种双栅线阵列基板10，包括纵横排列的多个栅线组101和多条数据线102，以及像素阵列103，所述像素阵列103包括M行N列的像素单元，每个所述像素单元包括源极，每个所述栅线组101包括两条栅线。
[0028]所述双栅线阵列基板10还包括数据修复线104，所述数据修复线104的第一端1041与所述像素阵列103中第i行第j列的像素单元1031的源极1031a电连接，第二端1042与所述像素阵列103中第i+Ι行第j+Ι列的像素单元1032的源极1032a电连接，或所述第二端1042与所述像素阵列103中第i+Ι行第j-Ι列的像素单元1033的源极1033a电连接，所述第i行像素单元与第i+Ι行像素单元之间存在一个所述栅线组101。
[0029]示例的，参考图1所示，当图1中A点出现数据线102断路时，所述数据线102上传输的信号可以沿图1中箭头所示的方向由所述数据修复线104从第i行像素单元传输到第j行像素单元。当图1中区域B出现数据线102与栅线1011短路时，可以如图1中C-C线和D-D线将所述数据线102切断，这样所述区域B的短路现象无法影响像素单元对图像的正常显示，而且所述数据线102上传输的信号可以沿图1中箭头所示的方向由所述数据修复线104从第i行像素单元传输到第j行像素单元。
[0030]较佳的，所述数据修复线104包括与所述数据线102平行设置的第一部分104a和第二部分104b，与所述栅线平行设置的第三部分104c ;其中，所述第一部分104a包括与所述像素阵列103中第i行第j列的像素单元1031的源极1031a电连接的所述第一端1041，如图3所示，所述第二部分104b包括与所述像素阵列103中第i+Ι行第j+Ι列的像素单元1032的源极1032a电连接的所述第二端1042 ;或者所述第二部分104b包括与所述像素阵列103中第i+Ι行第j-Ι列的像素单元1033的源极1033a电连接的所述第二端1042。示例的，当图3中E点出现数据线102断路时，所述数据线102上传输的信号可以沿图3中箭头所示的方向由所述数据修复线104从第i行像素单元传输到第j行像素单元。当图3中区域F出现数据线102与栅线1011短路时，可以如图3中G-G线和H-H线将所述数据线102切断，这样所述区域F的短路现象无法影响像素单元对图像的正常显示，而且所述数据线102上传输的信号可以沿图3中箭头所示的方向由所述数据修复线104从第i行像素单元传输到第j行像素单元。
[0031]可选的，参考图3所示，所述第一部分104a，所述第二部分104b和所述第三部分104c均为长方形，实际应用中，所述第一部分104a，所述第二部分104b和所述第三部分104c也可以均为正方形，或者所述第一部分104a和所述第二部分104b为正方形，所述第三部分104c为长方形，本实用新型实施例对此不做限定。
[0032]可选的，参考图1所示，所述数据修复线104为包括与所述像素阵列103中第i行第j列的像素单元1031的源极1031a电连接的所述第一端1041和与所述像素阵列103中第i+Ι行第j+Ι列的像素单元1032的源极1032a电连接的所述第二端1042的长方形，或者参考图2所示，所述数据修复线104为包括与所述像素阵列103中第i行第j列的像素单元1031的源极1031a电连接的所述第一端1041和与所述像素阵列103中第i+Ι行第j_l列的像素单元1033的源极1033a电连接的所述第二端1042的长方形；所述数据修复线104与所述数据线102的夹角大于0°小于180°，并且所述数据修复线104与所述数据线102的夹角不等于90°，当所述数据修复线104的第一端1041与所述像素阵列103中第i行第j列的像素单元1031的源极1031a电连接，第二端1042与所述像素阵列103中第i+Ι行第j+Ι列的像素单元1032的源极1032a电连接时，所述数据修复线104与所述数据线102的夹角大于0°小于90°，当所述数据修复线104的第一端1041与所述像素阵列103中第i行第j列的像素单元1031的源极1031a电连接，所述第二端1042与所述像素阵列103中第i+Ι行第j_l列的像素单元1033的源极1033a电连接时，所述数据修复线104与所述数据线102的夹角大于90°小于180°。
[0033]优选的，所述数据修复线104与所述数据线102同层设置，这样一来，可以在制作数据线102的同时，通过同一次构图工艺制作出所述数据修复线104，节约制作时间，减少构图工艺。
[0034]优选的，所述数据修复线104的金属材料与所述数据线102的金属材料相同，在制作所述数据线102的同时，可以采用同一种金属材料制作所述数据线102和所述数据修复线104，这样一来，可以节约制作时间，节约制作物料。
[0035]本实用新型实施例提供一种双栅线阵列基板，当所述双栅线阵列基板中所述栅线与所述数据线跨接处出现DO时，所述数据线上传输的信号还可以通过数据修复线从第i行像素传输到第j行像素，不需要对出现DO的数据线进行修复，当所述双栅线阵列基板中所述栅线与所述数据线跨接处出现DGS时，只需要将出现短路区域前后的数据线切断，所述数据线上传输的信号通过数据修复线从第i行像素传输到第j行像素，相较于现有技术，能够缩短DO或DGS的修复时间，减少修复成本，增加修复成功率。
[0036]本实用新型实施例提供一种显示装置，所述显示装置包括以上所述的任意一种的双栅线阵列基板10。
[0037]具体的，所述双栅线阵列基板10包括纵横排列的多个栅线组101和多条数据线102，以及像素阵列103，所述像素阵列103包括M行N列的像素单元，每个所述像素单元包括源极，每个所述栅线组101包括两条栅线，其中，所述双栅线阵列基板10还包括数据修复线104，所述数据修复线104的第一端1041与所述像素阵列103中第i行第j列的像素单元1031的源极1031a电连接，第二端1042与所述像素阵列103中第i+Ι行第j+Ι列的像素单元1032的源极1032a电连接，或者所述第二端1042与所述像素阵列103中第i+Ι行第j_l列的像素单元1033的源极1033a电连接，所述第i行像素单元与第i+Ι行像素单元之间存在一个所述栅线组101。
[0038]本实用新型实施例提供一种显示装置，所述显示装置包括的双栅线阵列基板在所述双栅线阵列基板中所述栅线与所述数据线跨接处出现DO时，所述数据线上传输的信号还可以通过数据修复线从第i行像素传输到第j行像素，不需要对出现DO的数据线进行修复，在所述双栅线阵列基板中所述栅线与所述数据线跨接处出现DGS时，只需要将出现短路区域前后的数据线切断，所述数据线上传输的信号通过数据修复线从第i行像素传输到第j行像素，相较于现有技术，能够缩短DO或DGS的修复时间，减少修复成本，增加修复成功率。
[0039]以上所述，仅为本实用新型的【具体实施方式】，但本实用新型的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1.一种双栅线阵列基板，包括纵横排列的多个栅线组和多条数据线，以及像素阵列，所述像素阵列包括M行N列的像素单元，所述M与所述N均为大于或等于2的整数，每个所述像素单元包括薄膜场效应晶体管TFT，所述TFT包括源极，每个所述栅线组包括两条栅线，其特征在于， 所述双栅线阵列基板还包括数据修复线，所述数据修复线的第一端与所述像素阵列中第i行第j列的像素单元的源极电连接，第二端与所述像素阵列中第i+Ι行第j+Ι列的像素单元的源极电连接；或所述第二端与所述像素阵列中第i+Ι行第j_l列的像素单元的源极电连接，所述第i行像素单元与第i+Ι行像素单元之间存在一个所述栅线组，其中，所述i为大于或等于I，且小于M的整数，所述j为大于或等于I，且小于或等于N的整数。
2.根据权利要求1所述的双栅线阵列基板，其特征在于，所述数据修复线包括与所述数据线平行设置的第一部分和第二部分，与所述栅线平行设置的第三部分； 其中，所述第一部分包括与所述像素阵列中第i行第j列的像素单元的源极电连接的所述第一端，所述第二部分包括与所述像素阵列中第i+Ι行第j+Ι列的像素单元的源极电连接的所述第二端；或者所述第二部分包括与所述像素阵列中第i+Ι行第j-ι列的像素单元的源极电连接的所述第二端。
3.根据权利要求2所述的双栅线阵列基板，其特征在于，所述第一部分，所述第二部分和所述第三部分均为长方形。
4.根据权利要求1所述的双栅线阵列基板，其特征在于，所述数据修复线为包括与所述像素阵列中第i行第j列的像素单元的源极电连接的所述第一端和与所述像素阵列中第i+Ι行第j+Ι列的像素单元的源极电连接的所述第二端的长方形，或者所述数据修复线为包括与所述像素阵列中第i行第j列的像素单元的源极电连接的所述第一端和与所述像素阵列中第i+Ι行第j_l列的像素单元的源极电连接的所述第二端的长方形；所述数据修复线与所述数据线的夹角大于0°小于180°，并且所述数据修复线与所述数据线的夹角不等于90。。
5.根据权利要求1至4任意一项权利要求所述的双栅线阵列基板，其特征在于，所述数据修复线与所述数据线同层设置。
6.根据权利要求1至4所述的双栅线阵列基板，其特征在于，所述数据修复线的金属材料与所述数据线的金属材料相同。
7.—种显示装置，其特征在于，包括权利要求1至7任意一项权利要求所述的双栅线阵列基板。
【文档编号】G02F1/1362GK203811954SQ201420243725
【公开日】2014年9月3日 申请日期:2014年5月13日 优先权日:2014年5月13日
【发明者】陈曦, 毛国琪, 刘聪, 李梁梁, 白金超, 刘晓伟 申请人:北京京东方显示技术有限公司, 京东方科技集团股份有限公司