一种阵列基板及其制作方法、显示装置与流程

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术：

双栅ADS(Advanced Super Dimension Switch，高级超维场转换)型液晶显示装置中，两条栅线控制一行子像素、一条数据线分别向两列子像素提供数据电压。相比普通的ADS型液晶显示装置，其数据线的数量减半，可以降低IC(Integrated Circuit，集成电路)成本。

双栅ADS型液晶显示装置包括对盒的阵列基板和彩膜基板。参考图1所示，阵列基板包括阵列排布的多个像素组1，像素组1包括：位于同一行的两个相邻子像素2，每相邻两列像素组1之间设置有数据线3；相邻两行子像素2之间设置有两条栅线4。

参考图2所示，每个子像素包括衬底5，以及依次位于衬底5之上的公共(Com)电极6、栅绝缘层(GI)7、钝化层(PVX)8和像素(Pixel)电极。其中，像素电极采用图1所示的Slit(狭缝)设计，即像素电极9包括：至少一组相互平行的条状电极10、以及与条状电极10的端部相连的连接电极11。像素电极中的多个条状电极与公共电极形成多维电场，从而控制液晶分子的偏转程度，该多维电场为有效电场；像素电极中的连接电极与公共电极形成竖直电场，该竖直电场与阵列基板相垂直，其对于液晶分子的偏转几乎不起作用，为无效电场，其所在区域称为有效电场盲区。

结合图1和2可看出，每个像素组1中，相邻两个子像素2之间设置有公共电极线12。像素电极的连接电极与公共电极产生竖直电场，即在公共电极线附近形成有效电场盲区，而该有效电场盲区不能实现显示，需要在彩膜基板的相应位置设置黑矩阵。这样，会降低开口率，从而增大背光功耗。

技术实现要素：

本发明的实施例提供一种阵列基板及其制作方法、显示装置，该阵列基板可以减小像素组在其包括的两个子像素的相对侧产生的有效电场盲区。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供了一种阵列基板，包括：阵列排布的多个像素组，所述像素组包括：位于同一行的两个相邻子像素，每相邻两列所述像素组之间设置有数据线；所述子像素包括一个像素电极，所述像素组中的两个所述像素电极分别由位于所述像素组两侧的两条所述数据线驱动；

所述像素组还包括：一个位于所述像素电极之上的公共电极，所述公共电极至少覆盖所述像素电极、以及两个所述像素电极之间的区域；

所述公共电极包括：至少一组相互平行的条状电极、以及与所述条状电极的端部相连的连接电极，所述连接电极与两个所述像素电极之间的区域在垂直于所述阵列基板的方向上不交叠。

可选的，每相邻两列所述像素组之间设置有一条数据线，且每相邻两行所述像素组之间设置有两条栅线，每行所述像素组包括的子像素分别由两条所述栅线驱动。

可选的，所述数据线与其相邻的一个所述公共电极的间距和位于所述数据线两侧的相邻两个所述公共电极的间距的比值范围为20％-40％。

可选的，所述阵列基板还包括：位于每列所述像素组中的相邻两列所述子像素之间的公共电极线。

可选的，所述公共电极线与所述数据线同层设置。

可选的，所述像素组还包括：衬底、以及位于所述衬底之上的栅绝缘层、钝化层，所述栅绝缘层覆盖所述像素电极，所述数据线和所述公共电极线位于所述栅绝缘层和所述钝化层之间，所述公共电极位于所述钝化层之上。

可选的，所述钝化层具有过孔，所述公共电极通过所述过孔与所述公共电极线相连。

另一方面，提供了一种阵列基板的制作方法，所述方法包括：

在所述衬底上依次形成所述像素电极、覆盖所述像素电极的所述栅绝缘层；

通过一次构图工艺在所述栅绝缘层上形成所述数据线和所述公共电极线；

形成所述钝化层；

在所述钝化层之上形成所述公共电极。

再一方面，提供了一种显示装置，包括：封装基板，所述显示装置还包括上述任一项所述的阵列基板。

可选的，所述封装基板包括：黑矩阵，所述黑矩阵遮挡每列所述像素组中的两列所述像素电极之间的区域。

可选的，在所述数据线的两侧均设置有所述连接电极、且所述数据线与所述连接电极相邻的情况下，所述黑矩阵还遮挡位于所述数据线两侧的两个相邻所述连接电极、以及两个相邻所述连接电极之间的区域。

本发明的实施例提供了一种阵列基板及其制作方法、显示装置，该阵列基板中，公共电极包括：至少一组相互平行的条状电极、以及与条状电极的端部相连的连接电极，连接电极与两个像素电极之间的区域在垂直于阵列基板的方向上不交叠，即将公共电极设置为狭缝电极、且设置在像素电极的上方；这样，在一个像素组中，两个子像素的相对侧上，公共电极的条状电极与像素电极产生的是有效电场，从而有效减少了现有技术中两个子像素的相对侧产生的有效电场盲区。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中提供的一种双栅型显示装置包括的阵列基板的结构示意图；

图2为沿图1中M1-N1的截面图；

图3为沿图1中M2-N2的截面图；

图4为本发明实施例提供的一种阵列基板的结构示意图；

图5为沿图4中M3-N3的截面图；

图6为沿图4中M4-N4的截面图；

图7为本发明实施例提供的一种显示装置的结构示意图一；

图8为本发明实施例提供的一种显示装置的结构示意图二；

图9为本发明实施例提供的一种显示装置的结构示意图三。

附图标记：

1-像素组；2-子像素；3-数据线；4-栅线；5-衬底；6-公共电极；7-栅绝缘层；8-钝化层；9-像素电极；10-像素电极的条状电极；11-像素电极的连接电极；12-公共电极线；13-公共电极的条状电极；14-公共电极的连接电极；15-封装基板；16-阵列基板；17-黑矩阵，18-薄膜晶体管。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

实施例一

本发明实施例提供了一种阵列基板，参考图4所示，该阵列基板包括：阵列排布的多个像素组1，像素组1包括：位于同一行的两个相邻子像素2，每相邻两列像素组1之间设置有数据线3；结合图4-6所示，子像素1包括一个像素电极9，像素组中的两个像素电极9分别由位于像素组两侧的两条数据线3驱动。

像素组还包括：一个位于像素电极之上的公共电极，公共电极至少覆盖像素电极、以及两个像素电极之间的区域。

参考图4所示，公共电极6包括：至少一组相互平行的条状电极13、以及与条状电极13的端部相连的连接电极14，连接电极14与两个像素电极9之间的区域在垂直于阵列基板的方向上不交叠。

这里对于每相邻两列像素组之间设置的数据线的数量不作限定，其可以是一条数据线，也可以是两条数据线等，具体需要根据实际的驱动方式来确定。示例的，若该阵列基板应用到双栅显示装置中，则可以在每相邻两列像素组之间设置一条数据线，通过一条数据线驱动相邻两列子像素。本发明实施例以及附图均以每相邻两列像素组之间设置一条数据线为例进行说明。

上述像素电极和公共电极的材料可以是透明导电材料，例如：ITO(Indium Tin Oxide，氧化铟锡)或者IZO(Indium Zinc Oxide，氧化铟锌)等，这里不作具体限定。需要说明的是，像素电极可以是面状电极，还可以是狭缝电极，这里不作限定。

上述阵列基板中，公共电极可以是仅包括一组相互平行的条状电极，还可以是包括两组相互平行的条状电极，还可以是包括多组相互平行的条状电极，这里不作限定，本发明实施例以及附图均以公共电极包括两组相互平行的条状电极为例进行说明。另外，对于公共电极中的条状电极的端部与连接电极相连的具体结构不作限定，示例的，所有条状电极中仅有同一侧端部与连接电极相连，此时，连接电极可以仅设置在所有条状电极的一侧；或者，所有条状电极的两侧端部均与连接电极相连，此时，所有条状电极的两侧均设置有连接电极；或者，一部分条状电极的两侧端部均与连接电极相连，其余条状电极的一侧端部与连接电极相连，此时，所有条状电极的两侧均设置有连接电极；当然，还可以是其他方式，这里不再赘述。本发明实施例以图4所示的公共电极6为例进行说明。

上述阵列基板中，公共电极至少覆盖像素电极、以及两个像素电极之间的区域是指：两个像素电极所在区域以及两个像素电极之间的区域所形成的整体的边界可以是全部位于公共电极的边界以内，或者全部与公共电极的边界重合，或者部分位于公共电极的边界以内、其余部分与公共电极的边界重合。这里不作具体限定。

上述阵列基板中，公共电极包括：至少一组相互平行的条状电极、以及与条状电极的端部相连的连接电极，连接电极与两个像素电极之间的区域在垂直于阵列基板的方向上不交叠，即将公共电极设置为狭缝电极、且设置在像素电极的上方；这样，在一个像素组中，两个子像素的相对侧上，公共电极的条状电极与像素电极产生的是有效电场，从而有效减少了现有技术中两个子像素的相对侧产生的有效电场盲区。

可选的，每相邻两列像素组之间设置有一条数据线，且每相邻两行像素组之间设置有两条栅线，每行像素组包括的子像素分别由两条栅线驱动，这样，数据线的数量可以减半，从而降低IC成本，其可以形成双栅型显示装置。

现有技术中，像素电极的电压大小变化较快，其与数据线之间产生的耦合效应较大，为了降低像素电极与数据线之间的耦合效应，参考图3所示，像素电极的连接电极11与数据线3之间需要保持一定的间距，该间距设置为不小于5μm。而本发明中，由于公共电极的电压大小一般保持不变，因此，其与数据线之间产生的耦合效应较小，相较于现有技术，可以减小公共电极与数据线之间的间距，该间距可以设置为2.5μm左右。考虑到不同阵列基板的尺寸不同，可选的，数据线与其相邻的一个公共电极的间距和位于数据线两侧的相邻两个公共电极的间距的比值范围为20％-40％，该阵列基板可以进一步地减小位于数据线两侧的相邻两个公共电极的间距，增加数据线附近的有效电场区，从而更进一步增大包括该阵列基板的显示装置的开口率。

可选的，参考图4所示，阵列基板还包括：位于每列像素组1中的相邻两列子像素2之间的公共电极线12，该公共电极线可以向公共电极提供电压，以利于公共电极和像素电极之间形成电场。

考虑到减少构图次数，降低生产成本，优选的，公共电极线与数据线同层设置，这里的同层设置是指采用相同材料通过一次构图工艺形成公共电极线与数据线。

可选的，结合图5和图6，上述像素组还包括：衬底5、以及位于衬底5之上的栅绝缘层(GI层)7、钝化层(PVX层)8，栅绝缘层7覆盖像素电极9，数据线3和公共电极线12位于栅绝缘层7和钝化层8之间，公共电极(如图5所示的条状电极13，图6所示的连接电极14)位于钝化层8之上。

当然，上述像素组中每个子像素还可以包括图4所示的薄膜晶体管18等，该薄膜晶体管18可以包括栅极、有源层、源极和漏极，本发明仅详细介绍与发明点相关的结构，其余结构可参考现有技术。需要说明的是，图4中，薄膜晶体管18的栅极(图中未标号)与栅线4相连，源极(图中未标号)与数据线3相连，漏极(图中未标号)与像素电极相连。由于像素电极设置在公共电极的下方，为了和图1更好地区分，图4中将薄膜晶体管18漏极与像素电极相连的连线用虚线表示。图1中，像素电极位于公共电极的上方，薄膜晶体管18的漏极与像素电极9相连的连线用实线表示。

可选的，钝化层具有过孔(图中未示出)，公共电极通过过孔与公共电极线相连。这里对于过孔在钝化层中的具体位置不作限定，可以根据实际情况而定。

实施例二

本发明实施例提供了一种阵列基板的制作方法，该阵列基板可以参考图5和图6所示，其制作方法包括：

S01、在衬底5上依次形成像素电极9、覆盖像素电极9的栅绝缘层7；其中，像素电极的材料可以是透明导电材料，例如，ITO或者IZO等，栅绝缘层可以是采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)等方法沉积氮化物或者氮氧化物形成。

S02、通过一次构图工艺在栅绝缘层7上形成数据线3和公共电极线12；数据线和公共电极线的材料可以是金属或者金属合金，例如，铜、银、铝等。一次构图工艺是指经过一次曝光形成所需要的层结构工艺，其可以包括掩膜、曝光、显影、刻蚀和剥离等工艺。采用一次构图工艺形成数据线和公共电极线，可以减少构图次数，降低生产成本。

S03、形成钝化层8；钝化层的材料可以是氧化物或者氧氮化合物，例如，氮化硅或氧化硅等。

S04、在钝化层8之上形成公共电极；公共电极的材料可以是透明导电材料，例如，ITO或者IZO等。

通过该制作方法形成的阵列基板可以有效减少现有技术中两个子像素的相对侧产生的有效电场盲区。

实施例三

本发明实施例提供了一种显示装置，参考图7和图8所示，该显示装置包括：封装基板15，其还包括实施例一提供的任一项的阵列基板16。

这里对于封装基板和阵列基板的具体类型不作限定。上述阵列基板可以是普通的阵列基板，此时封装基板可以是彩膜基板；或者，上述阵列基板还可以是COA(Color Filter on Array)基板，COA基板指把彩膜层做在阵列基板上的基板，此时封装基板可以作为封装使用。

这里仅详细介绍与发明点相关的结构，本领域技术人员根据公知常识还可以获知：上述显示装置还可以包括位于封装基板和阵列基板之间的液晶层、以及背光模组等。

上述显示装置可以是ADS型液晶显示器、以及包括该ADS型液晶显示器的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件，具有开口率高、背光功耗低、寿命长等特点。

可选的，参考图7所示，上述封装基板15包括：黑矩阵17，黑矩阵遮挡每列像素组中的两列像素电极之间的区域。

参考图7所示，由于在一个像素组中，两个子像素的相对侧上，公共电极的条状电极13与像素电极9产生的是有效电场，因此只需要将每列像素组中的两列像素电极9之间的区域遮挡即可。考虑到制作像素电极的工艺限制(例如，曝光机的分辨率等)，相邻两个像素电极的间距不可能做到无限小，该间距需要根据实际采用的工艺设备的分辨率来确定。进一步，考虑到降低像素电极与公共电极线之间的耦合效应，像素电极与公共电极线还需要设置一定的间距。示例的，若通过构图工艺制作像素电极，且采用的曝光机的分辨率为6μm，则每列像素组中的两列像素电极的间距A1可以设置为6μm，以防止相邻像素电极短接；进一步，考虑到降低像素电极与公共电极线之间的耦合效应，像素电极与公共电极线的间距A2可以设置为1μm，此时，每列像素组中的两列像素电极的间距A1可以设置为6μm+2*1μm＝8μm；这样，黑矩阵的宽度W1≥A1＝8μm，则黑矩阵的宽度设置为8μm即可。

而现有技术中，参考图2所示，由于像素电极中的连接电极与公共电极形成无效电场，因此，需要黑矩阵遮挡像素电极中的连接电极、以及相邻像素电极之间的距离。示例的，相邻像素电极的间距B1至少设置为6μm(若考虑像素电极与公共电极线的耦合效应，则该间距大于6μm)，一般连接电极的宽度B2至少设置为3μm，此时，黑矩阵的宽度W2≥B1+2*B2＝6μm+2*3μm＝12μm。

将本发明与现有技术对比，本发明中黑矩阵的宽度设置为8μm即可，而现有技术中至少需要设置12μm才能满足要求。因此，本发明相对于现有技术，黑矩阵的宽度明显减小，开口率和透过率均大幅提升，从而有效降低背光功耗。

可选的，参考图8所示，在数据线3的两侧均设置有连接电极14、且数据线3与连接电极14相邻的情况下，黑矩阵17还遮挡位于数据线3两侧的两个相邻连接电极14、以及两个相邻连接电极14之间的区域。

参考图8所示，数据线3的两侧均设置有连接电极14、且数据线3与连接电极14相邻。由于公共电极的电压大小一般保持不变，因此，其与数据线之间产生的耦合效应较小，连接电极14与数据线3的间距C1可以设置为2.5μm，连接电极14的宽度C2至少设置为3μm，若数据线3的宽度C3设置为5.5μm，此时，黑矩阵的宽度W3≥(C1+C2)*2+C3＝(2.5μm+3μm)*2+5.5μm＝16.5μm，即黑矩阵的宽度设置为16.5μm即可满足要求。

而现有技术中，参考图3所示，由于像素电极的电压大小变化较快，其与数据线之间产生的耦合效应较大，因此，像素电极的连接电极11与数据线3的间距D1要大于本发明中公共电极的连接电极14与数据线3的间距C1，D1至少设置为5μm，连接电极11的宽度D2至少设置为3μm，若数据线的宽度D3设置为5.5μm，此时，黑矩阵的宽度W4≥(D1+D2)*2+D3＝(5μm+3μm)*2+5.5μm＝21.5μm。

将本发明与现有技术对比，本发明中黑矩阵的宽度设置为16.5μm即可，而现有技术中至少需要设置21.5μm才能满足要求。因此，本发明相对于现有技术，黑矩阵的宽度进一步明显减小，开口率和透过率进一步得到提升，更进一步降低背光功耗。

当然，黑矩阵还需要遮挡其他不能显示的区域。参考图4所示，每相邻两行像素组1之间设置有两条栅线4。参考图9所示，黑矩阵17还至少需要遮挡相邻两行公共电极6之间的区域，该区域中包括两条栅线4、以及栅线4和公共电极6之间的区域等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。