液晶显示装置的制造方法
【专利说明】液晶显示装置
[0001]相关申请的交叉引用
[0002]本申请要求于2013年12月23日提交的韩国专利申请第10-2013-0161796号的优先权和权益，其通过引用合并到本文中用于所有目的就好像在本文中完全阐述一样。
技术领域
[0003]本发明涉及一种用于显不图像的液晶显不装置。
【背景技术】
[0004]液晶显示装置包括两个或更多个晶体管、以及用于将信号提供至像素电极以显示图像的两个或更多个信号线。
[0005]虽然液晶显示装置正变得更薄、更轻、便携，并且具有更高性能和改善的操作特性，但是相关技术中的液晶显示装置具有差的透射率。
【发明内容】
[0006]本发明一个方面是为了提高液晶显示装置的透射率。
[0007]具体地，本发明一个方面是为了提供一种用于提高液晶显示装置的透射率的像素布置技术。
[0008]本发明另一方面提供一种用于提高液晶显示装置的透射率的像素结构技术。
【附图说明】
[0009]通过结合附图进行的以下详细描述，本发明的以上和其他目的、特征和优点会更明显，在附图中:
[0010]图1是示出根据本发明一个实施方案的液晶显示装置的一部分的平面图；
[0011]图2是示出图1中的一个像素单元和一个电路单元的局部放大图；
[0012]图3是示出沿图2中的线1-V截取的一个实例的截面图；
[0013]图4是示出图3中的像素电极和公共电极的另一修改例的截面图；
[0014]图5是示出根据本发明另一实施方案的液晶显示装置的一部分的平面图；
[0015]图6是示出根据本发明又一实施方案的液晶显示装置的一部分的平面图；
[0016]图7是示出图6中的一个像素单元和一个电路单元的局部放大图；
[0017]图8是示出沿图7中的线I1-1V截取的一个实例的截面图；以及
[0018]图9是示出根据本发明又一实施方案的液晶显示装置的一部分的平面图。
【具体实施方式】
[0019]下文中，将参照示例性附图来描述本发明的示例性实施方案。在下面的描述中，用相同的附图标记指代相同的元件，即使附图标记在不同附图中示出也是如此。此外，在本发明的以下描述中，在并入本文中的已知功能和结构的详细描述可能使本发明的主题相当不明确的情况下将其省略。
[0020]在本发明的元件的描述中，可以使用“第一”、“第二”、“A”、“B”、“ (a) ”和“ (b) ”等表述。这些表述仅用于将一个结构元件与其他结构元件进行区分，而对应结构元件的性能、顺序、序列等不受这些表述限制。应注意，如果在说明书中描述一个部件“连接”、“耦接”或“接合”到另一部件，则虽然第一部件可以直接连接、耦接或接合到第二部件，但是第三部件可以“连接”、“耦接”或“接合”在第一部件与第二部件之间。同样地，当描述某一元件形成在另一元件“上”或“下方”时，应理解，该某一元件可以直接地形成在另一元件上或下方，或者经由又一元件间接地形成在另一元件上或下方。
[0021]图1是示出根据本发明一个实施方案的液晶显示装置的一部分的平面图。
[0022]参照图1，液晶显示装置100包括:在基板110上的沿第一方向延伸以传送数据信号的m(m是大于2的自然数)个数据线DL ;以及沿第二方向延伸以传送栅极信号的η (η是大于2的自然数)个栅极线GL。
[0023]液晶显示装置100包括:两个像素区PA ;以及形成在两个像素区PA之间的一个电路区CA，该一个电路区CA限定在基板110上的一个栅极线与两个数据线彼此交叉的每个交叉点处。在各像素区PA处形成有构成一个像素单元的两个像素电极ΡΕ。在电路区CA中形成有构成一个电路单元的两个晶体管TR。
[0024]在每个像素单元中的两个像素电极PE之中的一个像素电极以及在每个电路单元中的两个晶体管TR之中的一个晶体管构成一个像素P。此外，另一像素电极和另一晶体管构成一个像素P。
[0025]例如，如图1所示，在液晶显示装置100中，在第X个数据线DLx (X是大于O并且等于或小于η的自然数)与第y个栅极线GLy (y是大于O并且等于或小于m的自然数)交叉处的第(X，y)个电路区CA(x,y)中形成有第(X，y)个晶体管TR(x,y)。同时，在第(x+1)个数据线DLX+1与第y个栅极线GLy交叉处的第(x，y)个电路区CA (x,y)中形成有第(x+l，y)个晶体管TR(x+1,y)。在第(x，y)个电路区CA(x,y)中的第(x，y)个晶体管TR (x,y)和第(x+l，y)个晶体管TR(x+1,y)构成第(x，y)个电路单元。同样地，在第(x+2，y)个电路区中的第(x+2，y)个晶体管和第(x+3，y)个晶体管构成第(x+2，y)个电路单元。可以以相同方案配置与第y
个栅极线相关的第(l，y)个电路单元、第(3，y)个电路单元、第(5，y)个电路单元........第(m-3，y)个电路单元和第(m-1，y)个电路单元。
[0026]同样地，在第X个数据线与第(y+Ι)个栅极线交叉处的第(X，y+Ι)个电路区中形成有第(X，y+D个晶体管。同时，在第(X+1)个数据线与第(y+Ι)个栅极线彼此交叉处的第(x，y+l)个电路区中形成有第(x+l，y+l)个晶体管。同样地，在第(x+2，y+l)个电路区CA(x+；E,y+1)中的第(x+2，y+l)个晶体管和第(x+3，y+l)个晶体管构成第(x+2，y+l)个电路单元。可以以相同方案配置与第(y+Ι)个栅极线相关的第(1，y+D个电路单元、第(3，y+1)
个电路单元、第(5，y+Ι)个电路单元、......、第(m-3，y+l)个电路单元和第(m_l，y+l)个电路单元。
[0027]另一方面，在第y个栅极线GLy的上部处的第x个数据线DL x与第(x+2)个数据线DLx+2之间形成有连接至第(X，y)个晶体管TR (x,y)的一个电极的第(X，y)个像素电极PE (x,y)。此时，在第(X，y)个像素区PA(x,y)中的第(X，y)个像素电极PE (x, y)可以形成为跨过第(x+1)个数据线DLX+1。第(x，y)个像素电极PE(x,y)的整个形状沿第一方向延伸跨过第(x+1)个数据线DLX+1。因此，虽然第(x，y)个像素电极PE(x,y)具有与第一方向相比第二方向的长度较长的近似矩形形状，但是第(x，y)个像素电极PE(x,y)不限于此。下文中，其他像素电极可以具有沿第二方向的长度比沿第一方向的长度长的近似矩形形状。
[0028]同样地，在第y个栅极线GLy的下部处的第X个数据线DL x与第(x+2)个数据线DLx+2之间形成有连接至第(x+l，y)个晶体管TR (x+1,y)的一个电极的第(x+l，y)个像素电极PE(x+1,y)。此时，第(x+1，y)个像素电极PE(x+1,y)可以形成为跨过在第(X，y)个像素区PA (x,y)中的第(x+1)个数据线DLX+1。
[0029]此时，第(X，y)个像素电极和第(x+1，y)个像素电极构成第(x，y)个像素单元。同样地，第(x+2，y)个像素电极和第(x+3，y)个像素电极构成第(x+2，y)个像素单元。可以以相同方案配置与第I个栅极线GLdg关的所有像素单元。
[0030]同样地，在第(y+l)个栅极线GLy+1的上部处的第X个数据线DLx与第(x+2)个数据线DLx+2之间的第(x，y+l)个像素区处，连接至第(x，y+l)个晶体管的一个电极的第(X，y+l)个像素电极形成为跨过第(x+1)个数据线DLX+1。同样地，在第(y+l)个栅极线GLy+1的下部处在第X个数据线DLx与第(x+2)个数据线DL x+2之间的第(x，y+l)个像素区处，连接至第(x+l，y+l)晶体管的一个电极的第(x+l，y+l)个像素电极形成为跨过第(x+1)个数据线DLX+1。同样地，第(x+2，y+l)个像素电极和第(x+3，y+l)个像素电极构成第(x+2，y+l)个像素单元。可以以相同方案配置与第(y+l)个栅极线GLy+1相关的所有像素单元。
[0031]可以在一个像素单元的两个像素电极中的每一个的上部或下部处形成有由连续表面形成的公共电极。例如，在第y个栅极线GLy*，可以在第(x，y)个像素区PA(x,y)的第(X，y)个像素电极PE(x,y)和第(x+1，y)个像素区PA (x+1,y)的第(x+1，y)个像素电极PE (x+1,y)中每一个的上部或下部处形成有由连续表面形成的公共电极CE 226 (参照下面所讨论的图3) ο
[0032]每个像素单元的像素电极PE中的每一个具有以预定角度倾斜的一个或更多个狭缝。此时，两个像素单元中与同一栅极线相邻的像素电极PE中的狭缝的方向可以彼此相同。另一方面，两个像素单元中与同一栅极线GL相邻的像素电极PE中的狭缝的方向可以相对于第一方向对称。
[0033]在第y个栅极线GL^，在