专利名称：等离子体显示器面板及其制造方法
技术领域：
本发明涉及等离子体显示器的技术领域，特别涉及使放电电压降低，消除放电延迟的技术。
背景技术：
历来，PDP (Plasma Display Panel，等离子体显示器面板)在显示装置的领域被广泛使用，近年来，要求大画面化、高品质化，且低价格的PDP。通常，在PDP中，将在玻璃基板上形成有维持电极及扫描电极的前面板、和在玻璃基板上形成有寻址电极(address electrode)的背面板贴合构成的3电极表面放电型成为主流。在前面板和背面板之间封入有放电气体，当在扫描电极和寻址电极之间施加电压使放电产生，在扫描电极和维持电极之间施加维持电压使封入的放电气体等离子体化时， 从等离子体放射紫外线，当向荧光体照射时，荧光体激发放出可见光。在维持电极上和扫描电极上形成有电介质膜，进而在其上形成有用于保护电介质的保护膜。通常，该保护膜使用MgO。当为了维持放电在扫描电极和维持电极施加交流电压时，通过放电气体的等离子体化产生的阳离子向扫描电极侧及维持电极侧入射，但扫描电极及维持电极和这些电极上的电介质膜通过保护膜被保护而免受阳离子的影响。已知PDP的放电时的电压(放电电压)依赖于保护膜的二次电子发射系数，保护膜的二次电子发射系数越大(越是功函数小容易放出电子)，放电电压越低电压化。作为二次电子发射系数大、放电电压低的材料，已知Ca0、Sr0、Ba0及其混合物(参照专利文献日本特开2002-231129号公报)。但是这些材料对H20、CO、CO2等的杂质气体极有活性，容易和这些杂质气体反应，形成氢氧化物、碳酸盐。因此，产生老化(aging)工程变得非常长，或者即使经过老化放电电压也不降低的问题。因此，提出了一种通过连续真空装置将这些材料成膜，始终不暴露于大气而进行面板化的工序(参照专利文献日本特开2000-156160号公报)。报告了根据该方法，通过在成膜后始终不暴露于大气中而在真空中密封，能够最小限度抑制压0、CO2等向保护膜表面的的吸附，即使不进行活性化工序，也能大大缩短老化时间。此外，报告了作为使用连续真空装置制作的将Ca0、Sr0、Ba0等材料作为保护膜而使用的PDP的特性，与MgO相比放电电压降低，通过提高Xe分压能够获得高发光效率。进而，还一起报告了放电延迟也与使用MgO保护膜的情况是相同程度。可是，近年来PDP的高精细化、高速驱动化被认为是必要的，很明显在只使用CaO、 Sr0、Ba0、它们的混合膜的情况下是不充分的。在PDP的图像显示中使用将1个场的影像分割成多个子场(S.F.)的灰度 (gradation)表现方式(例如场内时间分割显示方式)。
在时间分割显示方式的重要的研究课题中，可列举“放电延迟”的防止/抑制。在此，“放电延迟”指的是在缩窄驱动脉冲的宽度进行高速驱动时，从脉冲的上升沿延迟进行放电的现象。当“放电延迟”变得显著时，在施加的脉冲宽度内放电结束的概率变低，不能向本来应当点亮的单元进行写入等，发生点亮不良。在高精细的单元构造中，放电延迟的问题在进行高速驱动时有变得特别明显化的担忧，期待紧急的对策。“放电延迟”的原因主要被认为是起因于保护层的特性。因此，现在尝试在电介质层的上方直接、或者隔着以薄膜法制作的MgO膜，层状地配置以气相氧化法制作的MgO的单晶微粒子，改善保护层表面的放电特性(参照专利文献1，2)。根据该专利文献1，2的方法， 针对低温时的放电延迟降低能期待一定的改善。另一方面，也尝试在MgO添加Fe、Cr、V等、Si、Al等、Sc等的元素作为掺杂剂，通过该掺杂剂改善保护层的放电特性(参照专利文献3、4、5)。前者的涂敷单晶微粒子的方法在将CaO、SrO, BaO、其混合物作为保护膜的等离子体显示器面板中，涂敷氛围仅限于露点低的惰性气体中或者真空中，涂敷方法或者散布方法也被限制，因此非常困难。由此在Ca0、Sr0、Ba0、其混合膜的情况下，认为后者的将某个元素作为掺杂剂进行添加的方法是容易的。但是，迄今为止还没有报告像这样的能够同时实现放电电压的低电压化和放电延迟的缩短的蒸发材料、薄膜。专利文献
专利文献1 日本特开2006-059779号公报； 专利文献2 日本特开2006-173018号公报； 专利文献3 日本特开平8-2360 号公报； 专利文献4 日本特开平10-334809号公报； 专利文献5 日本特开2006-207013号公报； 专利文献6 日本特开2008-098139号公报。报告了通过使用连续在真空中对处理对象物进行处理的连续真空装置，能够制作将Ca0、Sr0、Ba0等的反应性非常高的材料作为保护膜使用的PDP，在这些PDP中，放电电压低电压化，通过提高分压来提升发光效率。此外，也一起报告了放电延迟和在使用MgO 保护膜的情况下为相同程度。可是现在，已知当在MgO保护膜上涂敷(散布)MgO的单晶微粒子时“统计延迟时间”缩短，结果能缩窄驱动脉冲的宽度，实现高速驱动。也就是说，因为仅是CaO、SrO, BaO、 其混合物材料的条件下放电延迟长，所以需要采用使用MgO的单晶微粒子的方法，或者采用其他方法并将放电延迟降低到和在使用MgO单晶微粒子的情况为相同程度。
发明内容
本发明正是为了解决上述现有技术的问题而完成的，其目的在于提供一种能够同时实现放电电压的低电压化和放电延迟的缩短的技术。为了解决上述课题，本发明是一种等离子体显示器面板，当在设置于背面板(rear panel)的肋状物之间的凹部内形成等离子体，从所述等离子体放出的紫外线向配置于所述凹部的荧光体照射时，所述荧光体以可见光进行发光，其中，在与所述背面板面对的前面板 (front panel)的与所述背面板面对的表面设置有保护膜，所述保护膜由MgO和CaO的混合物形成，所述混合物含有Sc，CaO的浓度为20md%以上、50md%以下。此外，本发明是一种等离子体显示器面板，用在所述凹部底面下设置的寻址电极选择在所述凹部内形成等离子体的场所作为放电区域，在分别通过所述放电区域的一侧和相反侧的所述前面板上的扫描电极和维持电极之间施加维持电压，在所述放电区域中使放电产生，通过所述放电形成所述等离子体，其中，所述保护膜构成为在所述扫描电极和所述维持电极上设置，保护所述扫描电极和所述维持电极免受所述等离子体的影响。此外，本发明是一种等离子体显示器面板，其中，从由含有&的MgO粒子和CaO粒子的混合物形成且CaO的浓度为20md%以上、50md%以下的蒸镀材料放出到真空氛围中的蒸气，到达所述扫描电极上和所述维持电极上，形成所述保护膜。此外，本发明是一种等离子体显示器面板，其中，向所述MgO材料的&掺杂量被设为5ppm以上IOOOOppm以下的范围。此外，本发明是一种等离子体显示器面板的制造方法，将等离子体显示器面板的与背面板面对配置的前面板配置在真空氛围中，在该等离子体显示器面板中，当在设置于所述背面板的肋状物之间的凹部内形成等离子体，从所述等离子体放出的紫外线向配置于所述凹部的荧光体照射时，所述荧光体以可见光进行发光，从含有&、MgO、和CaO的蒸镀材料使所述蒸镀材料的蒸气放出到所述真空氛围中，由所述蒸气在所述真空氛围中在所述前面板的表面形成保护膜，其中，将所述蒸镀材料的CaO浓度设为20md%以上、50md%以下。此外，本发明是一种等离子体显示器面板的制造方法，其中，所述蒸镀材料是将含有&的MgO粒子和CaO粒子进行混合而成形的。根据本发明，能够使放电电压低电压化，实现放电延迟的缩短。此外，在保护膜形成后，不需要在现有技术中使用的涂敷MgO单晶微粒子的工序，因此生产性好。
图1是表示保护膜的材料和放电特性的关系的图表。图2是用于说明放电延迟的测定顺序和放电引起的红外线发光的图。图3是表示根据保护膜的材料的差异的维持电压和放电延迟的关系的差异的图表。图4是表示蒸发材料中的CaO浓度和各放电特性的电压的关系的图表。图5是表示根据保护膜的材料的差异的维持电压和延迟时间的关系的差异的图表。图6是表示根据Sc含有率的差异的维持电压和放电延迟的关系的差异的图表。图7是用于说明PDP的示意图。
具体实施例方式首先，对等离子体显示器面板(PDP)的构造进行说明。参照图7，该PDPl具有前面板20和背面板30，前面板20和背面板30分别具有前侧玻璃基板21和背侧玻璃基板31。
在背面板30侧，在背侧玻璃基板31上，线状的寻址电极32相互平行地分离配置， 寻址电极32的表面和侧面和寻址电极32之间的表面之间，被电介质膜37覆盖。在位于寻址电极32之间的电介质膜37上，与寻址电极32平行地配置有一根根细长凸条的肋状物(rib) 34，在肋状物34之间形成的直线状的凹部36中配置有荧光体35。在前面板20侧，在前侧玻璃基板21的表面，线状的扫描电极22和线状的维持电极23交替平行地分离配置。在前面板20和背面板30中，以扫描电极22和维持电极23分别朝向和寻址电极 32垂直的方向的方式，将形成有扫描电极22和维持电极23的表面与形成有寻址电极32的表面相互平行地面对配置。在前面板20和背面板30之间封入有放电气体，在寻址电极32和扫描电极22之间施加初始电压，在以寻址电极32和扫描电极22夹着的部分中使初始放电产生，接着，在通过与一根扫描电极22相关地应当点亮的处所的寻址电极32施加寻址电压，在肋状物34 之间的凹部36的应当点亮的场所中使寻址放电产生，由此通过寻址电极32和扫描电极22， 选择与产生寻址放电的位置接近的凹部36内的位置作为放电区域。接着，在通过放电区域的一侧的扫描电极22和通过其相反侧的维持电极23之间施加维持电压，在凹部36内的以寻址电极32选择的场所、即应当点亮的场所使放电产生并形成等离子体。当从等离子体放射紫外线，向荧光体35入射时，选择的场所的荧光体35以可见光进行发光。在寻址电极32和扫描电极22的表面，使电介质膜M和保护膜25从前侧玻璃基板21侧起以该顺序形成，保护寻址电极32和扫描电极22免受由等离子体引起的溅射现象的影响。形成保护膜的方法有溅射法、真空蒸镀法、离子镀法、CVD法等各种方法，但作为一个例子，在真空蒸镀法中，保护膜25是通过使以和保护膜25相同材料形成的蒸发材料在真空氛围中蒸发，使蒸气到达电介质膜M表面而形成。用于在扫描电极22和维持电极23之间使放电产生的维持电压的大小、从维持电压的施加到放电产生的时间等的放电特性根据保护膜25的材料而变化。在含有CaO、SrO、或者BaO的保护膜的情况下，由于CaO、SrO, BaO与H20、CO2等气体的反应性非常高，因此为了改善放电特性，在该保护膜的表面涂敷或者散布MgO的单晶微粒子，这是非常困难或者费工夫的。作为在使用MgO的单晶微粒子以外的缩短放电延迟的方法，已知添加某个特定的元素作为掺杂剂的方法。如果是该方法的话，能够直接使用在此之前提出的利用连续真空的等离子体显示器面板制作工序。在本发明中，进行MgO和CaO的混合、和&的添加。以下，对放电电压和放电延迟进行测定，并评价保护膜。
实施例(1) MgO、掺杂了 &的MgO、CaO、掺杂了 &的CaO的放电电压
图1是在真空槽内配置由单晶MgO形成的蒸发材料、由CaO粒料形成的蒸发材料、由添加了 2000ppm的Sc的单晶MgO形成的蒸发材料(图1中，MgOJc)、和由添加了 2000ppm的Sc的CaO粒料形成的蒸发材料(CaO: Sc)，使各蒸发材料蒸发，使蒸气到达基板，形成保护膜时的放电电压测定结果。“放电开始电压”是在使施加到电极间的电压上升时，在一处放电区域中开始放电的电压，“全面点亮电压”是在进一步使电压上升时，面板中全部的放电区域点亮的电压。此外，“熄灭开始电压”是从全部的显示区域点亮的状态起使施加到电极间的电压降低时，在一处显示区域中放电停止时的电压，“全面熄灭电压”是在进一步使电压降低时， 面板中全部的显示区域熄灭的电压。当观察图1时，在MgO、CaO均是即使掺杂2000ppm的Sc，放电电压也为几乎相同程度。在比较MgO和CaO的情况下，CaO, CaO Sc与MgO、MgO Sc相比，放电电压大幅降低。(2) MgO、掺杂了 Sc的MgO、CaO、掺杂了 Sc的CaO的放电延迟
首先，使用图2的波形，仅使用前面板的扫描电极22和维持电极23进行测定。当对测定简单地进行说明时，作为发光过程，首先在扫描电极22和维持电极23施加250次矩形波形，反复引起放电，在电极积聚电荷。之后，估计寻址期间并配置2ms的休止期间，之后，施加维持脉冲&引起放电。而且，以光电二极管检测在该放电时产生的Xe的发光(红外线)。反复进行1000次上述的发光过程，从1000次的发光的偏差测定放电延迟。 图2的符号L表示光电二极管的输出，可知即使反复施加相同的波形，通常从施加维持脉冲 Vl到发生放电的时间不固定，会产生偏差。通常从在电极间施加比放电开始电压大的电位差到形成放电，耗费某固定的时间，称该时间为放电延迟。根据延迟的结构将放电延迟分类成“形成延迟”和“统计延迟” 2个成分。“形成延迟”定义为从最初产生电子到形成放电的时间，“统计延迟”定义为从在电极间施加超过放电开始电压的电位差到产生电子的时间。具体地，从施加维持脉冲\到最早发生放电时的、从维持脉冲\的施加到发生放电的时间是“形成延迟(tf)”，从最早发生放电到最迟发生放电的时间是“统计延迟(ts)”。通常，已知当休止时间越长“放电延迟”越大。在实际的PDP的驱动中，在扫描电极22和寻址电极32之间引起放电的寻址期间的时候，在维持电极23和扫描电极22中不发生放电，变为休止期间。在扫描电极22和寻址电极32之间的放电按每个扫描电极22依次进行，因此在扫描电极22有768根的情况下(XGA)，PDP整体花费在1根扫描电极22花费的时间的768倍的时间。在1根扫描电压22施加电压的时间，需要到目标单元全部点亮的时间，因此需要在放电延迟以上的时间中施加电压。已知在现有的XGA规格的PDP中，每1根扫描电极22 需要2 μ s左右，PDP整体是1. 5ms左右(2 μ sX768)。由此，在本次的测定中将休止期间稍长地设为ans。此外，当同样地在每1根扫描电极22花费2 μ s时，在FHD单扫描中，每1个子场需要2. anS(1080X2l·! S)。当寻址需要的时间变长时，在显示花费的时间减少，因此无法取得充分的灰度。因此，在更高精细的面板中，需要以更短时间可靠地引起寻址放电，即放电延迟必须变小。为了以和XGA单扫描相同的1. 5ms在FHD以单扫描进行寻址，能够在1根扫描电极22施加的时间必须为14 μ s (1. 5ms/1080)以下。也就是说放电延迟必须在1. 4μ s以下。由此，在本次的评价中，将放电延迟为1.4μ s作为用于FHD单扫描的一个基准。图3是在各个材料的静态特性裕度(margin)内的、相对于放电电压的放电延迟 (形成延迟+统计延迟)测定结果。为了在使用MgO单晶的情况下实现放电延迟1. 4 μ s需要2IOV以上，相对于此，掺杂了 &的MgO的放电延迟比使用MgO单晶时变小至约一半左右， 此外在裕度内是非常短的1μ s以下。在使用CaO烧结体时，能实现放电延迟1.4μ s以内只有190 200V非常狭窄的区域。此外，即使CaO中掺杂2000ppm的&，对放电延迟也没有变化。(3)使用掺杂了 &的MgO和CaO的混合物烧结体时
将作为含有&的MgO材料是k含有率2000ppm的掺杂了 k的MgO粒子、和作为CaO 材料是不含有&的CaO的粒子改变比例混合并烧结，制作蒸镀材料，使蒸镀材料蒸发形成保护膜，测定了放电的特性。在图4中，横轴为蒸发材料中的CaO浓度，纵轴为电压(V)，其为以结合CaO浓度和电压的测定值的四根曲线表示放电开始电压、全面点亮电压、熄灭开始电压、全面熄灭电压的特性的图表。从该图4的图表来看，以CaO的比例为20md%的蒸发材料制作的保护膜与以仅是掺杂了 &的MgO的蒸发材料(横轴0的位置)制作的保护膜相比，各特性的电压降低30V。而且CaO的比例为50md%的蒸发材料与仅是掺杂了 &的MgO的蒸发材料相比， 各特性的电压降低40V，和仅是CaO的蒸发材料的电压为相同程度。从该结果来看，可知当CaO的比例是20md%时，至少放电开始电压降低到与仅是 CaO接近的值。接着，测定了使用由掺杂了 &的MgO粒子和CaO粒子的混合物形成的、CaO的比例为20md%和50md%的蒸发材料对保护膜进行成膜时的放电开始电压和放电延迟。测定以和在(2)使用的方法相同的方法进行测定。测定结果在图5的图表进行表示。在CaO的比例为20md%的蒸发材料中，在裕度内能够使放电延迟(tf+fs)大大地缩短为Iys以内。此外，在CaO的比例为50md%的蒸发材料中，当降低扫描电极22和维持电极23 之间的电压时，放电延迟渐渐变大，在160V以下变为1.4μ s以上。从以上结果来看，可知通过在掺杂了 &的MgO粒子中混合CaO粒子，能够在保持放电延迟短的特性的状态下使维持电压下降。根据放电电压、放电延迟的两方面的特性，可以认为作为CaO的比例是20md%以上50mol以下的范围为好。(4)在使用将CaO的比例固定成50md%，改变&掺杂量的混合物烧结体时在图5的图表中，在以CaO为50moW)的蒸发材料形成保护膜时，当扫描电极22和维持
电极23之间的电压变为175V以下时，放电延迟变大。将没有掺杂&的CaO粒子和以2000ppm掺杂了 &的MgO粒子进行混合并烧结的蒸发材料的&含有率，在CaO为50moW时变为lOOOppm。因此，将CaO的比例以50moW固定，将Sc掺杂量设为1000、3000、5000ppm，将剩余作为MgO进行烧结来制作蒸发材料，形成保护膜，以和上述例子相同的条件放电，评价放电开始电压和放电延迟。对于各蒸发材料的保护膜，放电电压为相同程度。
放电延迟，如图6所示，在以&3000ppm的蒸发材料进行成膜的保护膜中，放电延迟降低到和图5中的CaO为20md%的蒸发材料的结果大致相同程度。此外，在&5000ppm 的蒸发材料中，成为与^lOOOppm的蒸发材料相比放电延迟变小一些的结果。从以上的结果来看，保护膜及蒸发材料中的&的含有率在IOOOppm以上5000ppm 以下的范围为好。本发明涉及等离子体显示器面板、等离子体显示器面板的制造方法及等离子体显示器面板的制作装置。
附图标记说明1PDP ；20前面板；21前侧玻璃基板22扫描电极；23维持电极；30背面板；31背侧玻璃基板32寻址电极；34肋状物；35荧光体；36凹部。
权利要求
1.一种等离子体显示器面板，当在设置于背面板的肋状物之间的凹部内形成等离子体，从所述等离子体放出的紫外线向配置于所述凹部的荧光体照射时，所述荧光体以可见光进行发光，其中，在与所述背面板面对的前面板的与所述背面板面对的表面设置有保护膜，所述保护膜由MgO和CaO的混合物形成，所述混合物含有Sc，CaO的浓度为20md%以上、50mol%以下。
2.根据权利要求1所述的等离子体显示器面板，用在所述凹部底面下设置的寻址电极选择在所述凹部内形成等离子体的场所作为放电区域，在分别通过所述放电区域的一侧和相反侧的所述前面板上的扫描电极和维持电极之间施加维持电压，在所述放电区域中使放电产生，通过所述放电形成所述等离子体，其中，所述保护膜构成为在所述扫描电极和所述维持电极上设置，保护所述扫描电极和所述维持电极免受所述等离子体的影响。
3.根据权利要求1所述的等离子体显示器面板，其中，从由含有&的MgO粒子和CaO粒子的混合物形成且CaO的浓度为20mc^%以上、50mc^% 以下的蒸镀材料放出到真空氛围中的蒸气，到达所述扫描电极上和所述维持电极上，形成所述保护膜。
4.根据权利要求3所述的等离子体显示器面板，其中，向所述MgO材料的&掺杂量被设为5ppm以上IOOOOppm以下的范围。
5.一种等离子体显示器面板的制造方法，将等离子体显示器面板的与背面板面对配置的前面板配置在真空氛围中，在该等离子体显示器面板中，当在设置于所述背面板的肋状物之间的凹部内形成等离子体，从所述等离子体放出的紫外线向配置于所述凹部的荧光体照射时，所述荧光体以可见光进行发光，从含有k、MgO、和CaO的蒸镀材料使所述蒸镀材料的蒸气放出到所述真空氛围中，由所述蒸气在所述真空氛围中在所述前面板的表面形成保护膜，其中，将所述蒸镀材料的CaO浓度设为20md%以上、50mol%以下。
6.根据权利要求5所述的等离子体显示器面板的制造方法，其中，所述蒸镀材料是将含有&的MgO粒子和CaO粒子进行混合而成形的。
全文摘要
本发明涉及等离子体显示器面板及其制造方法，提供了一种使PDP的放电电压降低，消除显示延迟的技术。将掺杂Sc的MgO材料、和CaO材料进行混合，制作蒸发材料，通过蒸镀在扫描电极(22)和维持电极(23)的表面形成保护膜(25)。该保护膜(25)使放电开始电压降低，缩短放电延迟。保护膜中的CaO的浓度为20mol%以上50mol%以下为好，Sc在5ppm以上10000ppm以下的范围中含有即可。
文档编号H01J17/04GK102194629SQ201110049609
公开日2011年9月21日 申请日期2011年3月2日 优先权日2010年3月2日
发明者梶山博司, 矢野孝伸 申请人:国立大学法人广岛大学, 株式会社爱发科