专利名称：进行化学机械研磨的方法
技术领域：
本发明涉及半导体装置的制造，特别涉及在半导体制造中所使用的化学 机械研磨工艺。
背景技术：
半导体集成电路(IC)产业已经历过快速的成长。IC材料和设计的技术进 步使得ic的生产世代不停地推新，每个世代都较前个世代有更小的元件尺
寸及更复杂的电路。此微縮化的工艺通常能增加生产效能并提供较低的相关
成本。这样的微縮化也产生相对较高的功率消耗(power dissipation)值，其可 使用低功率消耗的装置，例如互补型金属氧化物半导体(CMOS)装置来适应。 CMOS装置一般是由栅极氧化物及多晶硅栅极电极所形成。因此，随着元件 尺寸不断的縮小，已期望使用高介电常数栅极介电质及金属栅极电极取代栅 极氧化物及多晶硅栅极电极，以增进元件的效能。 一个已经被使用的方法是 称为栅极最后(gate last)工艺或栅极置换(gate replacement)工艺。在栅极最后 工艺中，先形成虚置多晶栅极，且然后可进行一般的CMOS制造流程，直到 沉积层间介电质(interlayerdielectric; ILD)。 一般会在层间介电层上进行化学 机械研磨，以露出虚置多晶栅极。然后可移除虚置多晶栅极，并以适合的金 属栅极取代。然而，已发现一般的化学机械研磨工艺会有控制栅极高度的问 题，并可能会对下方的层膜造成缺陷。此会导致不佳的装置效能以及较低的 晶片良率(wafer yield)。
发明内容
为了解决现有技术中存在的上述问题，本发明提供一种进行化学机械研 磨的方法，包括加工一半导体基板，以于该基板上形成一虚置栅极结构， 于该虚置栅极结构上形成一硬掩模，以及于该硬掩模上形成一层间介电层； 以一第一研磨浆进行一第一化学机械研磨工艺，以修饰该层间介电层其非平坦的起伏表面；以一第二研磨浆进行一第二化学机械研磨工艺，以移除该硬 掩模；以及以一第三研磨浆进行一第三化学机械研磨工艺，以移除一界面层， 该界面层在该半导体工艺中形成于该虚置栅极及该硬掩模之间。
本发明也提供一种在一半导体基板上进行化学机械研磨的方法，该半导 体基板具有形成于其上的一虚置栅极、形成于该虚置栅极上的一硬掩模、以 及形成于该硬掩模上的一接触蚀刻停止层及一层间介电层，该方法包括以 一第一研磨浆进行一第一化学机械研磨工艺，以平坦化该层间介电层；以一 第二研磨浆进行一第二化学机械研磨工艺，以移除该接触蚀刻停止层及该硬 掩模；以及以一第三研磨浆进行一第三化学机械研磨工艺，以移除一界面层， 该界面层在半导体工艺中形成于该虚置栅极及该硬掩模之间。
本发明还提供一种进行多平台(multi-platen)化学机械研磨的方法，包括 加工一半导体基板，以于该基板上形成一虚置栅极、于该虚置栅极上形成一 硬掩模、并于包括该硬掩模的该基板上形成一接触蚀刻停止层及一层间介电 层；进行一第一化学机械研磨工艺以平坦化该层间介电层，该第一化学机械 研磨工艺使用一第一平台及一第一研磨浆；进行一第二化学机械研磨工艺以 移除该蚀刻停止层及该硬掩模，该第二化学机械研磨工艺使用一第二平台及 一第二研磨浆，该第二研磨浆具有大于约20的选择比；以及进行一第三化 学机械研磨工艺以移除一界面层，该界面层在该半导体工艺中形成于该虚置 栅极及该硬掩模之间，该第三化学机械研磨工艺使用一第三平台及一第三研 磨浆，该第三研磨浆具有大于约3的选择比。
本发明所述的方法提供了在栅极最后工艺中进行化学机械研磨工艺的 方法，其简单且具经济效益。因此能够在栅极最后工艺中精确的控制栅极高 度，而不会过研磨并减少栅极的高度。也降低了在化学机械研磨工艺中损坏 下方层膜的风险。因此，装置的效能会变得更可预测且稳定。此外，可减少 了生产成本，并可提高晶片产能。
图1为一实施例的化学机械研磨旋转式研磨系统的俯视图。 图2为显示根据本发明各种概念的方法流程图。
图3A至图3E为根据一实施例的方法中的半导体装置的工艺剖面图。上述附图中的附图标记说明如下
100 化学机械研磨旋转式研磨系统；102~站；104~站；106~站；108~
站；110 机械手臂；300 半导体装置；302 区域(或晶体管)；304 区域(或晶
体管)；306 半导体基板；308 隔离结构；312 栅极介电质；314~栅极介电
质；322 阻挡或保护层；324 阻挡或保护层；332 虚置多晶栅极结构；334~ 虚置多晶栅极结构；342 硬掩模；344 硬掩模；360 接触蚀刻停止层；370~ 层间介电层；375 化学机械研磨工艺；385 化学机械研磨工艺；390 界面层；
395 化学机械研磨工艺；Sl 研磨桨；S2 研磨浆；S3 研磨浆；Pl 平台； P2 平台；P3 平台。
具体实施例方式
有关各实施例的制造和使用方式是如以下所详述。然而，值得注意的是， 本发明所提供的各种可应用的发明概念是依具体内文的各种变化据以实施， 且在此所讨论的具体实施例仅是用来显示具体使用和制造本发明的方法，而 不用以限制本发明的范围。以下通过各种附图及例示说明本发明较佳实施例 的制造过程。在本发明各种不同的各种实施例和附图中，相同的标记代表相 同或类似的元件。此外，当一层材料层是位于另一材料层或基板之上时，其 可以是直接位于其表面上或另外插入有其他中介层。
图1为一实施例的化学机械研磨旋转式研磨系统(CMP rotary polisher system)100的俯视图。系统100可包括四站系统(four-station system),其中一 站102用以载入(loading)及载出(unloading)，且其他三站104、 106、 108包 括平台(例如，平台P1、平台P2、平台P3)，以分开操作化学机械研磨工艺， 其将于下文说明。系统lOO可更包括机械手臂(robotarm)llO，其可用以从一 站传送基板至另一站，举例来说，上述基板为半导体晶片。要了解系统100 可包括其他元件，例如卡匣(cassette)及输入/输出模块，然而为了使本说明的 发明概念更容易被了解，已将其简化。另外，在不脱离本发明的精神和范围 内，也可使用具有其他结构的站、平台、及机械的化学机械研磨系统。
图2为显示根据本发明各种概念的方法200的流程图，其在栅极最后 (gate last)工艺中于半导体装置上进行化学机械研磨工艺。图3A至图3E为根 据图2的方法200的半导体工艺剖面图。可使用(图1的)系统100进行方法200。在栅极最后工艺中，可先形成装置的虚置多晶栅极，且接着可进行 CMOS制造流程以形成各种结构(例如，栅极结构、轻掺杂源极/漏极(lightly doped source/drain; LDD)区域、侧壁间隙壁(sidewall spacer)、重掺杂源极/ 漏极区域、金属硅化元件等)，直到在装置上沉积层间介电质(interlayer dielectric; ILD)。
方法200起始于步骤210，可对半导体基板进行加工，以于基板上形成 虚置多晶栅极结构，于虚置多晶栅极结构上形成硬掩模，并于包括硬掩模的 基板上形成接触蚀刻停止层(contact etch stop layer; CESL)及层间介电质。
在图3A中，半导体装置300可包括区域302及304,于其中可形成各 种微电子装置，其为集成电路的一部分。要了解半导体装置300可包括存储 器装置(包括但不限于静态随机存取存储器(static random access memory; SRAM))、逻辑装置(包括但不限于金属氧化物半导体场效应晶体管 (metal-oxide semiconductor field-effect transistor; MOSFET))、禾口/或其4也装置。 在一实施例中，区域302可包括N型沟道场效应晶体管(N-channel field effect transistor; nFET)，且区域304可包括P型沟道场效应晶体管(P-channel field effect transistor; pFET)。晶体管302及304可通过CMOS制造流程而形成， 因此在此简短的说明某些工艺及元件。
半导体装置300可包括半导体基板306，例如硅基板。基板306可包括 各种掺杂结构，其取决于公知的设计需求。基板306也可包括其他的元素半 导体，例如锗及钻石。或者，基板306可包括化合物半导体和/或合金半导体。 再者，基板306可任选的包括外延层、可为应变的(strained)以强化效能，并 可包括绝缘层上覆硅(silicon-on-insulator; SOI)结构。半导体装置300可更包 括隔离结构308，例如形成于基板306中的浅沟槽隔离(shallow trench isolation; STI)元件，以隔离晶体管302及304。隔离结构可由氧化硅、氮化 硅、氮氧化硅、掺杂氟的硅酸盐(fluoride-doped silicate; FSG)、和/或公知的 低介电常数介电材料所形成。
晶体管302、 304可各自包括栅极介电质312、 314。栅极介电质312、 314可包括高介电常数介电材料，例如氧化铪(hafnium oxide; Hf02)。或者， 栅极介电质312、 314可任选的包括其他高介电常数介电材料，例如氧化硅 铪(hafnium silicon oxide; HfSiO)、氮氧化硅铪(hafnium silicon oxynitride;HfSiON)、氧化铪钽(hafnium tantalum oxide; HfTaO)、氧化铪钛(hafniumtitanium oxide; HfTiO)、氧化牵合,告(hafnium zirconium oxide; HfZrO)、及上述的组合。栅极介电质312、 314也可形成于界面层(interfacial layer)上，上述界面层可例如为氧化层。再者，晶体管302、 304可更包括覆盖层(cappinglayer),以调变(栅极电极的)金属层的功函数，以分别适当的表现为nFET 302及pFET 304。举例来说，覆盖层可包括氧化镧(lanthanum oxide; LaOx)、氧化铝(aluminum oxide; AlOx)、氧化銜magnesium oxide; MgOx)、或其他合适的材料。
晶体管302、 304可各自更包括阻挡或保护层322、 324，其分别形成于栅极介电质312、 314上。阻挡层322、 324可包括TiN、 TaN、或其他合适的材料。晶体管302、 304可各自更包括虚置多晶栅极结构332、 334，其分别形成于阻挡层322、 324上。硬掩模342、 344可分别形成于多晶结构332、334上。硬掩模342、 344可包括SiN、 SiON、 SiC、 SiOC/PEOX、 TEOS、或其他合适的材料。要了解晶体管302、 304可包括各种元件，例如侧壁间隙壁；源极/漏极区域，其包括轻掺杂源极/漏极区域及重掺杂源极/漏极区域；金属硅化元件；以及其他公知的元件。
在基板306中形成各种微电子装置及元件之后，可在晶体管302、 304上形成应力层(stressed layer)，例如接触蚀刻停止层(contact etch stop layer;CESL)360。接触蚀刻停止层360可由氮化硅、氮氧化硅、碳化硅、碳氧化硅、或其他合适的材料所形成。可在接触蚀刻停止层360上形成介电层，例如层间介电层370，形成方法可为化学气相沉积、高密度等离子体化学气相沉积、旋转涂布、溅镀、或其他合适的方法。层间介电层370可在装置302、 304之间与基板306上的其他区域中顺应性的向上填充。层间介电层370可包括PSG、 BPSG、 Si02、 TEOS、或其他合适的材料。如先前所述，在栅极最后工艺中，晶体管302、 304的虚置多晶栅极结构332、 334可通过选择性回蚀刻工艺而移除，使得能够形成适当的金属栅极，以置换虚置多晶栅极结构。因此，可通过化学机械研磨工艺平坦化层间介电层370，直到到达虚置多晶栅极结构332、 334的顶部，其将于下文详细说明。
方法200进行至步骤220，可使用第一研磨浆及第一平台(如图1中所示的平台Pl/研磨浆Sl)，对半导体基板进行第一化学机械研磨工艺。在图3B中，可于层间介电层370上进行第一化学机械研磨工艺375，以移除部分层间介电层，并平坦化层间介电层。也即，在沉积工艺之后，最初的层间介电层370可具有非平坦的表面(surface)或起伏表面(topography)。因此可进行第一化学机械研磨工艺375，以为了以下所说明的下一个化学机械研磨工艺达到平顺(smooth)且平坦的(planar)表面。
一般来说，研磨浆包括特定尺寸及形状的小、磨蚀(abmsive)颗粒，其悬浮在水溶液中。磨蚀颗粒大体上可与要研磨的层膜一样硬。可根据要研磨的材料，将酸或碱任选性的加至溶液中。研磨速率可受各种研磨浆参数的影响，例如研磨浆溶液的化学组成、研磨浆中固体颗粒的浓度、以及研磨浆颗粒的形状、尺寸、以及分布。可使用自动研磨浆进料系统以确保研磨浆适当的传送。
由于在层间介电层370上进行的第一化学机械研磨工艺375达到平坦且平顺的表面，因此第一研磨浆并不需要具有任何的选择比(selectivity)。第一研磨浆可包括磨蚀颗粒，例如气相化的(fiimed)二氧化硅(silica; Si02),其在水溶液中。水溶液可包括碱金属(alkaline)溶液或其他合适的溶液。因此，第一研磨浆的pH值范围可介于约9至约12。 二氧化硅的颗粒尺寸范围可介于约2nm至约50nm。再者，第一研磨浆可包括二氧化硅，其比例范围介于约10%至约25%。或者，第一研磨浆可任选的包括氧化铝(alumina; Al203)。
第一化学机械研磨工艺375可包括以下工艺参数。第一平台的旋转速率(rotational speed),其范围可介于约80 rpm(每分钟旋转数)至约120 rpm。在半导体装置300与第一平台之间可提供的研磨压力，其范围介于约1.5psi(每平方英寸磅)至约5 psi。第一研磨浆可以约250 ml/min(每分钟毫升)的速率散布至第一平台上。第一化学机械研磨工艺375可包括安排好的研磨工艺时间(timed polishing process),其范围介于约60至约90秒。或者，第一化学机械研磨工艺375可使用公知的终点检测系统(endpoint detection system),以停止第一化学机械研磨工艺。已发现第一化学机械研磨工艺375对层间介电层370的移除速率约为2200埃/分钟。要了解特定的移除速率可根据第一研磨浆的组成与第一化学机械研磨工艺的参数而改变。
方法200进行至步骤230，可使用第二研磨浆及第二平台(如图1中所示的平台P2/研磨浆S2)，对半导体基板进行第二化学机械研磨工艺。在一些实施例中，可在平台Pl与平台P2之间的站(station)中，于半导体装置300上进行任选的去离子水清洗或相似的湿式清洗。在图3C中，可于半导体装置300上进行第二化学机械研磨工艺385，以移除接触窗蚀刻停止层360，并分别移除晶体管302、 304的硬掩模342、 344。
由于所进行的第二化学机械研磨工艺385移除硬掩模342、 344，并然后停止，因此第二研磨浆可包括一选择比，其对于氧化物与氮化硅(氧化物氮化硅(oxide: SiN))大于约20。第二研磨浆可包括磨蚀颗粒，例如氧化铈(ceriumoxide; Ce02)，其在水溶液中。第二研磨浆的pH值范围可介于约4至约10。氧化铈的颗粒尺寸范围可介于约2 nm至约50 nm。再者，第二研磨浆可包括氧化铈，其比例范围介于约0.1%至约8%。
第二化学机械研磨工艺385可包括以下工艺参数。第二平台的旋转速率，其范围可介于约60 rpm(每分钟旋转数)至约120 rpm。在半导体装置300与第二平台之间可提供的研磨压力，其范围介于约1.5 psi(每平方英寸磅)至约5psi。第二研磨浆可以约250 ml/min(每分钟毫升)的速率散布至第二平台上。第二化学机械研磨工艺385可包括安排好的研磨工艺时间，其范围介于约200至约400秒。然而，也可使用其他的研磨时间周期。或者，第二化学机械研磨工艺385可使用公知的终点检测系统，以停止第二化学机械研磨工艺。已发现第二化学机械研磨工艺385对氧化物的移除速率约为3600埃/分钟，且对氮化硅(SiN)的移除速率约为130埃/分钟。要了解特定的移除速率可根据第二研磨浆的组成与第二化学机械研磨工艺的参数而改变。
方法200进行至步骤240，可使用第三研磨浆及第三平台(如图1中所示的平台P3/研磨浆S3)，对半导体基板进行第三化学机械研磨工艺。在一些实施例中，可在平台P2与平台P3之间的站中，于半导体装置300上进行任选的去离子水清洗或相似的湿式清洗。已发现界面层390在CMOS制造流程中，形成于虚置多晶栅极332、 334及硬掩模342、 344之间。换句话说，似氧化物的(oxide-like)界面层是在半导体装置300的工艺中，形成于(虚置多晶栅极的)多晶硅层与(硬掩模的)氮化硅层之间。因此，在进行第二化学机械研磨工艺385以移除硬掩模342、 344之后，界面层390可露出来，而覆盖虚置多晶栅极结构332、 334。在图3D中，可于半导体装置300上进行第三化学机械研磨工艺395以移除界面层390。由于所进行的第三化学机械研磨工艺395是移除似氧化物的界面层390，因此第三研磨浆可包括一选择比，其对于多晶物(poly)与氧化物(poly: oxide)为大于约3。第三研磨浆可包括磨蚀颗粒，例如气相化的(fomed)二氧化硅(silica; Si02)，其在水溶液中。水溶液可包括碱金属溶液(alkaline solution)或其他合适的碱性溶液(basicsolution)。因此，第三研磨浆的pH值范围可介于约9至约12。 二氧化硅的颗粒尺寸范围可介于约2nm至约50nm。再者，第三研磨浆可包括二氧化硅，其比例范围介于约0.5%至约12%。
第三化学机械研磨工艺395可包括以下工艺参数。第三平台的旋转速率，其范围可介于约40 rpm(每分钟旋转数)至约90 rpm。于半导体装置300与第三平台之间可提供的研磨压力，其范围介于约0.3 psi(每平方英寸磅)至约3psi。第三研磨浆可以约250 ml/min(每分钟毫升)的速率散布至第三平台上。第三化学机械研磨工艺395可包括安排好的研磨工艺时间，其范围介于约5秒至约15秒。然而，也可使用其他的研磨时间周期。或者，第三化学机械研磨工艺395可使用公知的终点检测系统，以停止第三化学机械研磨工艺。已发现第三化学机械研磨工艺395对多晶物的移除速率约为1600埃/分钟，且对氧化物的移除速率约为490埃/分钟。要了解特定的移除速率可根据第三研磨浆的组成与第三化学机械研磨工艺的参数而改变。
在进行第三化学机械研磨工艺395之后，可在自(图1的)化学机械研磨系统100载出半导体装置300的过程中，进行任选的晶片清洗及平台清洗。再者，虚置多晶栅极结构332、 334的顶表面露出且准备好被移除。此外，能精确控制晶体管302、 304的栅极高度，而不会被过研磨(over-polishing)并减少栅极高度。
方法200进行至步骤250，可移除虚置多晶栅极结构332、 334，并以金属栅极取代。举例来说，虚置多晶栅极结构可通过蚀刻工艺而移除，借此形成沟槽，且可以一个或更多个金属层填充沟槽(栅极)。多晶硅通过暴露于含氢氧离子的溶液(例如氢氧化铵)、去离子水、和/或其他适合的溶液中而选择性的移除。之后，可进行额外的工艺以完成半导体装置的制造，例如在金属层上进行化学机械研磨；形成接触窗(contact)/介层窗(via);形成多层内连结构，其包括金属层及层间介电质；形成保护层等。
在图3E中，已完成在发明中可使用的方法200，其中只有一类型装置(例如nFET或pFET)端(side)的虚置多晶栅极露出。举例来说，可进行方法200以只打开pFET装置端，而留下nFET装置端关闭。换句话说，可露出pFET装置端中的虚置多晶栅极334，而留下nFET装置端中的部分接触蚀刻停止层360及硬掩模342。之后，可进行化学机械研磨工艺以打开nFET装置端。在其他范例中，可进行方法200以只打开nFET装置端，而留下pFET装置端关闭。因此，可露出nFET装置端中的虚置多晶栅极，而留下pFET装置端中的部分接触蚀刻停止层与硬掩模。之后，可进行化学机械研磨工艺以打开pFET装置端。
此外，可考虑将各种添加物加至在此所述的研磨浆中。在一些实施例中，添加物可包括有机添加物，例如有机酸、乙二胺四乙酸(ethyene diaminetetraacetic acid; EDTA)、界面活性齐U(surfactant)、及螯合剂。在其他实施例中，添加物可包括无机添加物，例如酸(acid)/碱金属(alkali)缓冲剂及离子强化(ionicstrength)剂。在其他实施例中，选择比控制(selectivity control)剂可加至在此所述的研磨浆中。选择比控制剂可包括富碳的界面活性剂(C-richsurfactant)、富氟的界面活性剂(F-rich surfactant)、及富氢氧离子的界面活性齐U(OH-rich surfactant)。此外，在又另一实施例中，磨蚀颗粒可包括各种种类，例如气相化的(flimed)、胶体(colloidal)、及混合的(例如混合聚合磨蚀物(hybridpolymer abrasive))。
总之，在此所述的方法可使用在具有高起伏表面(high-topogmphy)的栅极
堆迭的栅极置换工艺中(其包括虚置栅极工艺)。接触蚀刻停止层与层间介电层可沉积于装置(nFET及pFET，或NMOS及PMOS，或CMOS)上，并填充装置之间的凹口。第一，可在层间介电层上使用起伏表面研磨浆(topographyslurry),以达到平坦且低起伏的表面。第二，可使用高平坦度研磨浆(highplanarity slurry),以移除虚置栅极上的接触蚀刻停止层及硬掩模。第三，可使用选择性的研磨浆(selective slurry),以修饰虚置栅极表面，而移除在半导体制造过程中于虚置栅极及硬掩模之间所形成的界面层。因此，在此所述的方法提供了栅极最后工艺一种可控制且均匀的虚置栅极移除工艺。
因此， 一种进行化学机械研磨的方法包括加工一半导体基板，以于该基板上形成一虚置栅极结构，于该虚置栅极结构上形成一硬掩模，以及于该硬掩模上形成一层间介电层，以一第一研磨浆进行一第一化学机械研磨工艺，以修饰该层间介电层其非平坦的起伏表面，以一第二研磨浆进行一第二化学机械研磨工艺，以移除该硬掩模，以及以一第三研磨浆进行一第三化学机械研磨工艺，以移除一界面层，该界面层在该半导体工艺中形成于该虚置栅极
及该硬掩模之间。在一些实施例中，该第一研磨浆包括二氧化硅(silica; Si02)，其比例范围介于约10%至约25%，以及pH值范围介于约9至约12。在其他实施例中，该第一化学机械研磨工艺包括约250ml/min的研磨浆散布速率、范围介于约80 rpm至约120 rpm的旋转速率、范围介于约1.5 psi至约5 psi的研磨压力、以及范围介于约60秒至约90秒的时间周期中的其中一个。在一些其他实施例中，该第一研磨浆不具有选择比。
在又另一实施例中，该第二研磨浆包括氧化铈(cerium oxide; Ce02)，其比例范围介于约0.1%至约8%，以及pH值范围介于约4至约10。在一些实施例中，该第二化学机械研磨工艺包括约250ml/min的研磨浆散布速率、范围介于约60 rpm至约120 rpm的旋转速率、范围介于约1.5 psi至约5 psi的研磨压力、以及范围介于约200秒至约400秒的时间周期中的其中一个。在其他实施例中，该第二研磨浆具有大于约20的选择比。在一些其他的实施例中，该第三研磨浆包括二氧化硅(silica; Si02)，其比例范围介于约0.5%至约12%，以及pH值范围介于约9至约12。在其他实施例中，该第三化学机械研磨工艺包括约250ml/min的研磨浆散布速率、范围介于约40 rpm至约卯rpm的旋转速率、范围介于约0.3psi至约3psi的研磨压力、以及范围介于约5秒至约15秒的时间周期中的其中一个。在又其他的实施例中，该第三研磨浆具有大于约3的选择比。
也提供了一种在一半导体基板上进行化学机械研磨的方法，该半导体基板具有形成于其上的一虚置栅极、形成于该虚置栅极上的一硬掩模、以及形成于该硬掩模上的一接触蚀刻停止层及一层间介电层。该方法包括以一第一研磨浆进行一第一化学机械研磨工艺，以平坦化该层间介电层，以一第二研磨浆进行一第二化学机械研磨工艺，以移除该接触蚀刻停止层及该硬掩模，以及以一第三研磨浆进行一第三化学机械研磨工艺，以移除一界面层，该界面层在半导体工艺中形成于该虚置栅极及该硬掩模之间。在一些实施例中，该第一研磨浆包括二氧化硅(silica; Si02)，其比例范围介于约10%至约25%，以及pH值范围介于约9至约12。在其他实施例中，该第二研磨浆包括氧化
14其比例范围介于约0.1%至约8%，以及pH值范围 介于约4至约10。在一些其他的实施例中，该第三研磨浆包括二氧化硅(silica; Si02)，其比例范围介于约0.5%至约12%，以及pH值范围介于约9至约12。 在又其他的实施例中，该第一、第二、及第三研磨浆各自包括有机酸、EDTA、 界面活性剂、螯合剂、酸/碱金属缓冲剂、离子强化剂、富碳的界面活性剂、 富氟的界面活性剂、以及富氢氧离子的界面活性剂中的其中一个。在一些实 施例中，该方法更包括在进行该第三化学机械研磨工艺之后，移除该虚置栅 极，并以一金属栅极取代。此外，提供了一种进行多平台(multi-platen)化学机械研磨的方法，其包 括加工一半导体基板，以于该基板上形成一虚置栅极、于该虚置栅极上形成 一硬掩模、并于包括该硬掩模的该基板上形成一接触蚀刻停止层及一层间介 电层，进行一第一化学机械研磨工艺以平坦化该层间介电层，该第一化学机 械研磨工艺使用一第一平台及一第一研磨浆，进行一第二化学机械研磨工艺 以移除该蚀刻停止层及该硬掩模，该第二化学机械研磨工艺使用一第二平台 及一第二研磨浆，该第二研磨浆具有大于约20的选择比，以及进行一第三 化学机械研磨工艺以移除一界面层，该界面层在该半导体工艺中形成于该虚 置栅极及该硬掩模之间，该第三化学机械研磨工艺使用一第三平台及一第三 研磨浆，该第三研磨浆具有大于约3的选择比。在一些实施例中，该第二研 磨浆对于氧化物及氮化物具有选择比。在其他实施例中，该第三研磨浆对于 多晶硅及氧化物具有选择比。在又其他的实施例中，该第一研磨浆包括二氧 化硅(silica; Si02),其比例范围介于约10%至约25%，以及pH值范围介于约 9至约12，该第二研磨浆包括氧化铈(cerium oxide; Ce02)，其比例范围介于 约0.1%至约8%，以及pH值介于约4至约10;以及该第三研磨浆包括二氧 化硅(silica; Si02)，其比例范围介于约0.5%至约12%，以及pH值介于约9 至约12。本发明在此所述的各种实施例具有不同的好处。举例来说，本发明所述 的方法提供了在栅极最后工艺中进行化学机械研磨工艺的方法，其简单且具 经济效益。因此能够在栅极最后工艺中精确的控制栅极高度，而不会过研磨 并减少栅极的高度。也降低了在化学机械研磨工艺中损坏下方层膜的风险。 因此，装置的效能会变得更可预测且稳定。此外，可减少了生产成本，并可提高晶片产能。要了解在此所述不同的实施例具有不同的好处，且所有的实 施例并不一定需要特别的好处。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何 本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与 润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。举例 来说，虽然在此所述的方法是使用在"栅极最后"工艺，而所述的方法也可 使用于混合工艺中，上述混合工艺包括栅极最先工艺以及栅极最后工艺。换句话说， 一些装置(例如NMOS或PMOS装置)的金属栅极可在栅极最先工艺 中形成，而其他一些装置(例如PMOS或NMOS装置)可在栅极最后工艺中形 成。
权利要求
1.一种进行化学机械研磨的方法，包括加工一半导体基板，以于该基板上形成一虚置栅极结构，于该虚置栅极结构上形成一硬掩模，以及于该硬掩模上形成一层间介电层；以一第一研磨浆进行一第一化学机械研磨工艺，以修饰该层间介电层其非平坦的起伏表面；以一第二研磨浆进行一第二化学机械研磨工艺，以移除该硬掩模；以及以一第三研磨浆进行一第三化学机械研磨工艺，以移除一界面层，该界面层在该半导体工艺中形成于该虚置栅极及该硬掩模之间。
2. 如权利要求1所述的进行化学机械研磨的方法，其中该第一研磨桨包 括二氧化硅，其比例范围介于约10%至约25%，以及pH值范围介于约9至 约12。
3. 如权利要求2所述的进行化学机械研磨的方法，其中该第一化学机械 研磨工艺包括约250ml/min的研磨浆散布速率、范围介于约80 rpm至约120 rpm的旋转速率、范围介于约1.5 psi至约5 psi的研磨压力、以及范围介于 约60秒至约90秒的时间周期中的其中一个。
4. 如权利要求2所述的进行化学机械研磨的方法，其中该第一研磨浆不 具有选择比。
5. 如权利要求1所述的进行化学机械研磨的方法，其中该第二研磨浆包 括氧化铈，其比例范围介于约0.1%至约8%，以及pH值范围介于约4至约 10。
6. 如权利要求4所述的进行化学机械研磨的方法，其中该第二化学机械 研磨工艺包括约250ml/min的研磨浆散布速率、范围介于约60 rpm至约120 rpm的旋转速率、范围介于约1.5 psi至约5 psi的研磨压力、以及范围介于 约200秒至约400秒的时间周期中的其中一个。
7. 如权利要求4所述的进行化学机械研磨的方法，其中该第二研磨浆具 有大于约20的选择比。
8. 如权利要求1所述的进行化学机械研磨的方法，其中该第三研磨浆包 括二氧化硅，其比例范围介于约0.5%至约12%，以及pH值范围介于约9至 约12。
9. 如权利要求6所述的进行化学机械研磨的方法，其中该第三化学机械 研磨工艺包括约250ml/min的研磨浆散布速率、范围介于约40 rpm至约90 rpm的旋转速率、范围介于约0.3 psi至约3 psi的研磨压力、以及范围介于 约5秒至约15秒的时间周期中的其中一个。
10. 如权利要求6所述的进行化学机械研磨的方法，其中该第三研磨桨 具有大于约3的选择比。
11. 一种在一半导体基板上进行化学机械研磨的方法，该半导体基板具 有形成于其上的一虚置栅极、形成于该虚置栅极上的一硬掩模、以及形成于 该硬掩模上的一接触蚀刻停止层及一层间介电层，该方法包括以一第一研磨桨进行一第一化学机械研磨工艺，以平坦化该层间介电层；以一第二研磨浆进行一第二化学机械研磨工艺，以移除该接触蚀刻停止 层及该硬掩模；以及以一第三研磨浆进行一第三化学机械研磨工艺，以移除一界面层，该界 面层在半导体工艺中形成于该虚置栅极及该硬掩模之间。
12. 如权利要求11所述的在半导体基板上进行化学机械研磨的方法，更 包括在进行该第三化学机械研磨工艺之后，移除该虚置栅极，并以一金属栅 极取代。
13. —种进行多平台化学机械研磨的方法，包括加工一半导体基板，以于该基板上形成一虚置栅极、于该虚置栅极上形 成一硬掩模、并于包括该硬掩模的该基板上形成一接触蚀刻停止层及一层间 介电层；进行一第一化学机械研磨工艺以平坦化该层间介电层，该第一化学机械 研磨工艺使用一第一平台及一第一研磨浆；进行一第二化学机械研磨工艺以移除该蚀刻停止层及该硬掩模，该第二 化学机械研磨工艺使用一第二平台及一第二研磨浆，该第二研磨浆具有大于 约20的选择比；以及进行一第三化学机械研磨工艺以移除一界面层，该界面层在该半导体工 艺中形成于该虚置栅极及该硬掩模之间，该第三化学机械研磨工艺使用一第 三平台及一第三研磨浆，该第三研磨浆具有大于约3的选择比。
14. 如权利要求13所述的进行多平台化学机械研磨的方法，其中该第二 研磨桨对于氧化物及氮化物具有选择比。
15. 如权利要求13所述的进行多平台化学机械研磨的方法，其中该第三研磨浆对于多晶硅及氧化物具有选择比。
全文摘要
本发明提供一种进行化学机械研磨的方法，包括加工一半导体基板，以于该基板上形成一虚置栅极结构，于该虚置栅极结构上形成一硬掩模，以及于该硬掩模上形成一层间介电层；以一第一研磨浆进行一第一化学机械研磨工艺，以修饰该层间介电层其非平坦的起伏表面；以一第二研磨浆进行一第二化学机械研磨工艺，以移除该硬掩模；以及以一第三研磨浆进行一第三化学机械研磨工艺，以移除一界面层，该界面层在该半导体工艺中形成于该虚置栅极及该硬掩模之间。本发明的方法，简单且具经济效益，且不会过研磨并减少栅极的高度。也降低了在化学机械研磨工艺中损坏下方层膜的风险。
文档编号B24B37/04GK101659034SQ20091016598
公开日2010年3月3日 申请日期2009年8月20日 优先权日2008年8月20日
发明者李胜男, 林焕哲, 陈世昌 申请人:台湾积体电路制造股份有限公司