专利名称：薄膜晶体管面板的制作方法
技术领域：
本发明涉及一种薄膜晶体管面板，尤其涉及一种基于碳纳米管的薄膜晶 体管面板。
背景技术：
在液晶显示器中， 一般采用薄膜晶体管面板对形成于其上的液晶层进行 控制。上述薄膜晶体管面板主要包括绝缘基底以及设置于绝缘基底上的多个 栅极线，多个与栅极线交叉并将绝缘基底划分为多个网格区域的源极线，多 个设置于网格区域中并与栅极线及源极线电连接的薄膜晶体管以及多个与 薄膜晶体管电连接的像素电极。上述薄膜晶体管主要包括栅极、绝缘层、半
导体层、源极和漏极。其中，源极和漏极间隔设置并与半导体层电连接，栅 极通过绝缘层与半导体层及源极和漏极间隔绝缘设置。上述薄膜晶体管中， 源极与源极线电连接，栅极与栅极线电连接，漏极与像素电极电连接。薄膜 晶体管中的栅极、源极、漏极均为导电材料构成，该导电材料一般为金属或 合金。当通过栅极线在4册极上施加电压时，与4册才及通过绝缘层间隔设置的半 导体层中会积累载流子，当载流子积累到一定程度，与半导体层电连接的源 极漏极之间将导通，从而有电流从源极流向漏极及与漏极连接的像素电极。 现有技术中，薄膜晶体管中形成半导体层的材料为非晶硅、多晶硅或有
机半导体聚合物等(R. e. I. Schropp, B. Stannowski, J. K. Rath, New challenges in thin film transistor research, Journal of Non-Crystalline Solids, 299-302, 1304-1310 (2002))。以非晶硅作为半导体层的非晶硅薄膜晶体管的制造技术 较为成熟，但在非晶硅薄膜晶体管中，由于半导体层中通常含有大量的悬挂 键，使得载流子的迁移率很低(一般小于lcn^V—V1),从而导致薄膜晶体管 的响应速度较慢。以多晶硅作为半导体层的薄膜晶体管相对于以非晶硅作为 半导体层的薄膜晶体管，具有较高的载流子迁移率(一般约为lOcn^V—Y1 ), 因此响应速度也较快。但多晶硅薄膜晶体管低温制造成本较高，方法较复杂， 大面积制造困难，且多晶硅薄膜晶体管的关态电流较大，并且，无机薄膜晶体管缺乏柔韧性，不易弯折。相较于上述传统的无机薄膜晶体管，采用有机 半导体聚合物做半导体层的有机薄膜晶体管具有成本低、制造温度低的优
点，且有机薄膜晶体管具有较高的柔韧性。但由于有机半导体在常温下多为 跳跃式传导，表现出较高的电阻率、较低的载流子迁移率，使得有机薄膜晶 体管的响应速度较慢。因此，以上述无机薄膜晶体管制造的薄膜晶体管面板 缺乏柔韧性，不适用于新型的柔性液晶显示器中，以上述有机薄膜晶体管制 造的薄膜晶体管面板响应速率低，性能较差。
综上所述，确有必要提供一种薄膜晶体管面板，该薄膜晶体管面板具有 较高的响应速度，以及较好的柔韧性。
发明内容
一种薄膜晶体管面板，包括一绝缘基板、及设置于其上的多个源极线、 多个栅极线、多个像素电极及多个薄膜晶体管，该多个源极线按行相互平行 设置，该多个栅极线按列相互平行设置，该多个栅极线与该多个源极线交叉 并绝缘i殳置，从而将该绝》彖基板表面划分成多个网冲各区域，该每一网才各区域 中设置一像素电极及一薄膜晶体管，该薄膜晶体管包括一源极、 一与该源极 间隔设置的漏极、 一半导体层、以及一栅极，该源极与一源极线电连接，该 漏极与一像素电极电连接，该半导体层与该源极和漏极电连接，该栅极通过 一绝缘层与该半导体层、源极及漏极绝缘设置并与一栅极线电连接，其中， 该薄膜晶体管中的半导体层为半导体性碳纳米管层。
与现有技术相比较，本技术方案实施例提供的采用碳纳米管层作为薄膜
晶体管半导体层的薄膜晶体管面板具有以下优点其一，由于碳纳米管具有
优异的半导体性，因此薄膜晶体管具有较大的载流子迁移率，薄膜晶体管面 板具有较快的响应速率，从而使应用该薄膜晶体管面板的液晶显示器具有较 好的显示性能。其二，碳纳米管的优异的力学特性使得碳纳米管层具有很好 的柔韧性和机械强度，故，采用碳纳米管层代替现有的非晶硅、多晶硅或有 机半导体聚合物作为半导体层，可以相应的提高薄膜晶体管的耐用性，尤其
适用于柔性薄膜晶体管面板，并应用于一柔性液晶显示器中。
6图1是本技术方案第一实施例薄膜晶体管面板的顶视图。
图2是图i沿ii-n的剖视图。
图3是本技术方案第 一 实施例薄膜晶体管面板中碳纳米管相互缠绕排列
的碳纳米管薄膜的扫描电镜照片。
图4是本技术方案第一实施例薄膜晶体管面板中碳纳米管各向同性排列 的碳纳米管薄膜的扫描电镜照片。
图5是本技术方案第 一 实施例薄膜晶体管面板中由长碳纳米管组成的碳 纳米管薄膜的扫描电镜照片。
图6是本技术方案第一实施例薄膜晶体管面板中由首尾相连的碳纳米管 组成的碳纳米管薄膜的扫描电镜照片。
图7是本技术方案第二实施例薄膜晶体管面板的顶视图。
图8是图7沿VIII-VIII的剖-见图。
具体实施例方式
以下将结合附图详细说明本技术方案实施例提供的薄膜晶体管面板。
请一并参阅图1及图2,本技术方案实施例提供一薄膜晶体管面板100。 该薄膜晶体管面板100包括多个薄膜晶体管110、多个像素电极120、多个 源极线130、多个栅极线140及一个绝缘基板150。
上述多个薄膜晶体管110、多个像素电极120、多个源极线130及多个 栅极线140均设置在绝缘基板150的同一表面上。上述多个源极线130按行 相互平行设置，上述多个栅极线140按列相互平行设置，并与源极线130交 叉并绝缘设置，从而将绝缘基板150划分成多个网格区域160。上述多个像 素电极120及多个薄膜晶体管IIO分别设置于上述网格区域160中，上述多 个像素电极120之间以及上述多个薄膜晶体管IIO之间间隔设置。每一网格 区域160设置一个薄膜晶体管IIO及一个像素电极120,该像素电极120与 该薄膜晶体管IIO可以间隔设置或重叠设置。本实施例中，该像素电极120 覆盖该薄膜晶体管110。
上述薄膜晶体管110为顶栅型，具体包括一半导体层114、 一源极115、 一漏极116、 一绝缘层113及一栅极112。上述半导体层114设置于上述绝 缘基板150表面。上述源极115及漏极116间隔设置于上述半导体层114表面。上述绝缘层113设置于上述半导体层114表面。上述栅极112设置于上 述绝缘层113表面，并通过该绝缘层113与该半导体层114及源极115和漏 极116绝缘设置。所述半导体层114位于所述源极115和漏极116之间的区 域形成一沟道117。
上述源极115及漏极116的设置位置不限。只要确保上述源极115及漏 极116间隔设置，并与上述半导体层114电接触即可。具体地，所述源极115 及漏极116可以间隔设置于所述半导体层114的上表面位于所述绝缘层113 与半导体层114之间，此时，源极115、漏极116与栅极112设置于半导体 层114的同一侧，形成一共面型薄膜晶体管110。或者，所述源极115及漏 极116可以间隔设置于所述半导体层114的下表面，所述半导体层114部分 覆盖该漏极116，此时，源极115、漏极116与栅极112设置于半导体层114 的不同侧，位于所述绝缘基板110与半导体层114之间，形成一交错型薄膜 晶体管110。
所述像素电极120与薄膜晶体管110的漏极116接触从而电连接。具体 地，上述薄膜晶体管110上可进一步设置一钝化层160。该钝化层160覆盖 上述薄膜晶体管110，并具有一暴露上述漏极116的通孔118。上述像素电 极120覆盖整个网格区域160及其上的薄膜晶体管110，并通过通孔118与 漏极116电连接。所述钝化层160的材料为氮化硅或氧化硅等绝缘材料。该 钝化层160可以保证上述像素电极120只与薄膜晶体管110的漏极116电连 接，而与薄膜晶体管110的其他部分绝缘设置。
所述薄膜晶体管IIO的源极与一源极线130电连接。具体地，上述网格 区域160以矩阵方式按行及按列排列。上述每行网格区域160中的薄膜晶体 管110的源极115均与其所在行的源极线130电连接。上述薄膜晶体管110 的栅极112与一栅极线140电连接。具体地，上述每列网格区域160中的薄 膜晶体管110的栅极112均与其所在列的栅极线140电连接。
所述绝缘基板IIO起支撑作用，其材料可选择为玻璃、石英、陶资、金 刚石、硅片等硬性材料或塑料、树脂等柔性材料。本实施例中，所述绝缘基 板110的材料为玻璃。所述绝缘基板IIO用于对薄膜晶体管IIO提供支撑。 所述绝缘基板IIO也可选用大规模集成电路中的印刷线路板。
所述像素电极120为一导电薄膜，该导电薄膜的材料为一导电材料，当
8时，该像素电极120可选择为铟锡氧化物(ITO)层、锑锡 氧化物(ATO)层、铟锌氧化物(IZO)层或金属性碳纳米管薄膜等透明导电层。 所述像素电极120的面积为10平方微米~0.1平方毫米。本实施例中，所述 像素电极120的材料为ITO,面积为0.05平方毫米。
所述栅极线140及源极线130的材料为导电材料，如金属、合金、导电 聚合物。该金属或合金材料可以为铝、铜、鴒、钼、金、钛、钕、把、铯及 其任意组合的合金。所述栅极线140及源极线130也可以为金属性碳纳米管 长线结构。所述栅极线140及源极线130的宽度为0.5纳米 100微米。本实 施例中，所述棚-极线140及源极线130的材料为铝，宽度为10孩i米。
所述薄膜晶体管的半导体层114为一半导体性碳纳米管层。该半导体性 碳纳米管层包括多个单壁或双壁的半导体性碳纳米管。所述单壁的半导体性 碳纳米管的直径为0.5纳米 50纳米；所述双壁的半导体性碳纳米管的直径 为1.0纳米 50纳米。优选地，所述半导体性石友纳米管的直径小于10纳米。
具体地，上述半导体性碳纳米管层进一步包括一个碳纳米管薄膜，或多 个重叠设置的碳纳米管薄膜，该碳纳米管薄膜为无序碳纳米管薄膜或有序碳 纳米管薄膜，即，该碳纳米管薄膜中的半导体性碳纳米管为无序或者有序排 列。
请参阅图3，该无序碳纳米管薄膜中的碳纳米管相互缠绕排列，或者请 参阅图4，该无序碳纳米管薄膜中的碳纳米管各向同性排列。优选的，该各 向同性排列的碳纳米管平行于碳纳米管薄膜的表面。
该有序碳纳米管薄膜包括多个沿同 一方向择优取向排列的碳纳米管，该 多个碳纳米管平行于所述有序碳纳米管薄膜表面。具体的，该有序碳纳米管 薄膜可以为一由长碳纳米管组成的碳纳米管薄膜或一由首尾相连的碳纳米 管组成的碳纳米管薄膜。 ，
如图5所示，该由长碳纳米管组成的碳纳米管薄膜中的碳纳米管为相互 平行且并排设置，相邻两个碳纳米管之间通过范德华力紧密结合。此时，该 有序碳纳米管薄膜的长度等于其中的碳纳米管的长度。
如图6所示，该由首尾相连的碳纳米管组成的碳纳米管薄膜包括多个首 尾相连的碳纳米管束，每个碳纳米管束具有大致相等的长度且每个碳纳米管 束由多个相互平行的碳纳米管构成，所述碳纳米管束两端通过范德华力首尾相连。所述碳纳米管薄膜可通过从碳纳米管阵列中直接拉取并进一步处理获 得。
当上述半导体性碳纳米管层包括多个重叠设置的有序碳纳米管薄膜时， 该多个有序碳纳米管薄膜可以沿任意方向重叠设置，因此，在该半导体性碳
纳米管层中，相邻的碳纳米管薄膜中的碳纳米管形成一夹角ce,且0。 See S 90°。优选地，所述半导体性碳纳米管层中的碳纳米管均沿源极115至漏极 116方向排列。
本技术领域的技术人员应该明白，该半导体性碳纳米管层可以包括多个 并排设置的碳纳米管长线结构，所述碳纳米管长线结构包括多个首尾相连的 碳纳米管束组成的束状结构或由多个首尾相连的碳纳米管束组成的绞线结 构。该碳纳米管绞线结构可以经过一沿碳纳米管长线结构长度方向的扭转过 程获得。所述碳纳米管长线结构沿源极115至漏极116方向排列，从而连接 源才及115和漏极116。
上述半导体层114的长度为1微米 100微米，宽度为1微米~1毫米， 厚度为0.5纳米~100微米。所述沟道117的长度为1樣t米 100微米，宽度 为1微米 1毫米。本技术方案实施例中，所述半导体层114包括多个重叠设 置的由首尾相连的碳纳米管组成的碳纳米管薄膜，该半导体层114的长度为 50微米，宽度为300微米，厚度为5纳米。所述沟道117的长度为40微米， 宽度为300微米。
本实施例中，由于碳纳米管具有极大的比表面积，在范德华力的作用下， 直接从碳纳米管阵列中拉取得到的碳纳米管薄膜本身有很好的黏附性，可以 直接黏附于绝缘基板150表面。具体地，根据源极115及漏极116与半导体 层114设置的相对位置不同，可以先在绝缘基板150上黏附碳纳米管薄膜， 后将源极115及漏极116沿碳纳米管薄膜中碳纳米管排列方向形成于碳纳米 管薄膜表面，并使源极115及漏极116间隔设置；也可先将源极115及漏极 116分别间隔形成于绝缘基板150表面，再沿源极115至漏极116的方向铺 设碳纳米管薄膜，覆盖该源极115及漏极116。本技术方案实施例中，所述 源极115和漏极116沿碳纳米管薄膜中碳纳米管的排列方向间隔设置于碳纳 米管薄膜的两端，并分别与所述碳纳米管薄膜电接触。
所述绝缘层113材料为氮化硅、氧化硅等硬性材料或苯并环丁烯(BCB)、聚酯或丙烯酸树脂等柔性材料。该绝缘层113的厚度为5纳米 100微米。本 实施例中，所述绝缘层113的材料为氮化硅。可以理解，根据具体的形成工 艺不同，上述绝缘层113不必完全覆盖上述源极115、漏极116及半导体层 114，只要能保证半导体层114、源极115和漏极116与相对设置的栅极112 绝缘即可。
所述源极115、漏极116及栅极112由导电材料组成。优选地，所述源 极115、漏极116及栅极112均为一层导电薄膜。该导电薄膜的厚度为0.5 纳米 100微米。该导电薄膜的材料可以为金属、合金、铟锡氧化物(ITO)、 锑锡氧化物(ATO)、导电银胶、导电聚合物或金属性碳纳米管等。该金属 或合金材料可以为铝、铜、鴒、钼、金、钛、钕、钇、铯及其任意组合的合 金。本实施例中，所述源极115、漏极116及栅极112为金属性碳纳米管层。 该金属性碳纳米管层中的碳纳米管包括单壁的金属性碳纳米管，双壁的金属 性碳纳米管或多壁的金属性碳纳米管。所述单壁的金属性碳纳米管的直径为 0.5纳米 50纳米，双壁的金属性碳纳米管的直径为l纳米 50纳米，多壁的 金属性碳纳米管的直径为1.5纳米~50纳米。该金属性碳纳米管层与半导体 层114均含有碳纳米管，从而有利于源极115和漏极116与半导体层114更 好的结合，减少之间的接触电阻。上述源极115及漏极116之间的距离为1 孩1米 10(H敖米。
该薄膜晶体管面板100可以用于液晶显示器中作为液晶像素的驱动元 件。使用时，外电路对该源极线130施加一扫描电压，以及对该栅极线140 施加一控制电压。该扫描电压与控制电压相结合，从而控制液晶显示器中的 每一个^f象素单元。具体地，该控制电压通过栅才及112在半导体层114中的沟 道117区域中产生电场，并在沟道117区域靠近栅极112的表面处产生感应 载流子。随着控制电压的增加，所述沟道117靠近栅极112的表面处逐渐转 变为载流子积累层，当载流子积累到一定程度时，就会在源极115和漏极116 之间产生电流，从而为与漏极116电连接的像素电极120提供电压。在液晶 显示器中，在前面板中的共用电极与薄膜晶体管面板100中的像素电极120 之间的电压作用下，液晶分子的取向发生改变，从而控制通过其间的光线的 偏振方向，进而控制液晶显示器中像素单元的点亮或熄灭。由于半导体性的 碳纳米管具有较高的轴向载流子迁移率，从而使薄膜晶体管110具有较大的载流子迁移率，并提高液晶显示器的薄膜晶体管面板100的响应速度。
请一并参阅图7及图8，本技术方案第二实施例提供一种薄膜晶体管面 板200。该薄膜晶体管面板200包括多个薄膜晶体管210、多个像素电极220、 多个源极线230、多个栅极线240及一绝缘基板250。第二实施例的薄膜晶 体管面板200中的薄膜晶体管210包括一栅极212、 一绝缘层213、 一半导 体层214、 一源极215及一漏极216。
本技术方案第二实施例薄膜晶体管210的结构与第一实施例中的薄膜晶 体管110的结构基本相同，其区别在于该薄膜晶体管210为背栅式结构， 上述栅极212设置于所述绝缘基板250表面；上述绝缘层213设置于该栅极 212表面；上述半导体层214设置于该绝缘层213表面，通过绝缘层213与 栅极212绝缘设置；上述源极215及漏极216间隔设置并与上述半导体层214 电接触，该源极215、漏极216及半导体层214通过绝缘层213与上述栅极 212电绝缘。所述半导体层214位于所述源才及215和漏极216之间的区域形 成一沟道217。
所述源极215及漏极216可以间隔i殳置于该半导体层214的上表面，此 时，源极215、漏极216与栅极212设置于半导体层214的不同面，形成一 逆交错型薄膜晶体管210。或者，所述源极215及漏极216可以间隔设置于 该半导体层214的下表面，位于绝缘层213与半导体层214之间，所述半导 体层214部分^隻盖所述漏极216,此时，源极215、漏极216与4册极212 i殳 置于半导体层214的同一面，形成一逆共面型薄膜晶体管210。
所述^象素电极220与薄膜晶体管210的漏极216接触从而电连接。具体 地，上述薄膜晶体管210上可进一步设置一钝化层260。该钝化层260覆盖 上述薄膜晶体管210，并具有一暴露上述漏极216的通孔218。上述像素电 极220覆盖整个网格区域260及其上的薄膜晶体管210，并通过通孔218与 漏极216电连接。所述钝化层260的材料为氮化硅或氧化硅等绝缘材料。
本技术方案实施例提供的采用包含碳纳米管层的半导体层的薄膜晶体 管面板具有以下优点其一，由于碳纳米管具有优异的半导体性，因此薄膜 晶体管具有较大的载流子迁移率，薄膜晶体管面板具有较快的响应速率，从 而使应用该薄膜晶体管面板的液晶显示器具有较好的显示性能。其二，碳纳采用碳纳米管层代替现有的非晶硅、多晶硅或有机半导体聚合物作为半导体 层，可以相应的提高薄膜晶体管的耐用性，尤其适用于柔性薄膜晶体管面板， 并应用于一柔性液晶显示器中。其三，采用碳纳米管层作为半导体层的薄膜 晶体管尺寸较小，薄膜晶体管面板分辨率更高，可以用于高分辨率的液晶显 示等领域。
另外，本领域技术人员还可在本发明精神内作其它变化，当然这些依据 本发明精神所作的变化，都应包含在本发明所要求保护的范围内。
权利要求
1.一种薄膜晶体管面板，包括一绝缘基板；多个源极线，该多个源极线位于绝缘基板表面并按行相互平行设置；多个栅极线，该多个栅极线位于绝缘基板表面并按列相互平行设置，该多个栅极线与该多个源极线交叉并绝缘设置，从而将该绝缘基板表面划分成多个网格区域；多个像素电极，每一像素电极设置于每一网格区域中；以及多个薄膜晶体管，每一薄膜晶体管设置于每一网格区域中，该薄膜晶体管包括一源极、一与该源极间隔设置的漏极、一半导体层、以及一栅极，该源极与一源极线电连接，该漏极与一像素电极电连接，该半导体层与该源极和漏极电连接，该栅极通过一绝缘层与该半导体层、源极及漏极绝缘设置并与一栅极线电连接，其特征在于，该薄膜晶体管中的半导体层为半导体性碳纳米管层。
2. 如权利要求1所述的薄膜晶体管面板，其特征在于，所述半导体性碳纳米 管层包括一个碳纳米管薄膜、重叠设置的多个碳纳米管薄膜或多个碳纳米管 长线结构。
3. 如权利要求2所述的薄膜晶体管面板，其特征在于，所述碳纳米管薄膜包 括无序碳纳米管薄膜及有序碳纳米管薄膜。
4. 如权利要求3所述的薄膜晶体管面板，其特征在于，所述无序碳纳米管薄 膜中的碳纳米管各向同性排列。
5. 如权利要求3所述的薄膜晶体管面板，其特征在于，所述无序碳纳米管薄 膜中的碳纳米管相互缠绕排列。
6. 如权利要求3所述的薄膜晶体管面板，其特征在于，所述有序碳纳米管薄 膜中的碳纳米管为相互平行且并排设置。
7. 如权利要求3所述的薄膜晶体管面板，其特征在于，所述有序碳纳米管薄 膜中的碳纳米管为沿同一方向择优取向排列，且平行于碳纳米管薄膜的表面。
8. 如权利要求7所述的薄膜晶体管面板，其特征在于，所述碳纳米管薄膜包 括多个碳纳米管束，每个碳纳米管束具有大致相等的长度且每个碳纳米管束 由多个相互平行的碳纳米管构成，所述碳纳米管束两端通过范德华力首尾相连。
9. 如权利要求6或7所述的薄膜晶体管面板，其特征在于，所述多个重叠设 置的碳纳米管薄膜中相邻的碳纳米管薄膜中的碳纳米管形成一夹角o;，且0。 S
10. 如权利要求2所述的薄膜晶体管面板，其特征在于，所述碳纳米管长线结 构包括多个首尾相连的碳纳米管束组成的束状结构或绞线结构。
11. 如权利要求1所述的薄膜晶体管面板，其特征在于，所述半导体性碳纳米 管层包含半导体性的单壁或双壁碳纳米管，半导体性碳纳米管的直径小于10 纳米。
12. 如权利要求1所述的薄膜晶体管面板，其特征在于，所述网格区域以矩阵 方式按行及按列排列，所述每行网格区域中的薄膜晶体管的源极均与其所在 行的源极线电连接，所述每列网格区域中的薄膜晶体管的栅极均与其所在列 的栅极线电连4妄。
13. 如权利要1所述的薄膜晶体管面板，其特征在于，所述像素电极的材料为 铟锡氧化物、锑锡氧化物、铟锌氧化物或金属性碳纳米管。
14. 如权利要1所述的薄膜晶体管面板，其特征在于，所述像素电极的面积为 10平方孩i米 0.1平方毫米。
15. 如权利要求1所述的薄膜晶体管面板，其特征在于，所述薄膜晶体管中的 栅极、源极及漏极的材料为金属、合金、铟锡氧化物、锑锡氧化物、导电银 胶、导电聚合物或金属性碳纳米管，所述薄膜晶体管中的绝缘基板的材料为 玻璃、石英、陶瓷、硅片、金刚石、塑料或树脂，所述薄膜晶体管中的绝缘 层的材料为氮化硅、氧化硅、苯并环丁烯、聚酯或丙烯酸树脂。
16. 如权利要求1所述的薄膜晶体管面板，其特征在于，所述薄膜晶体管中的 半导体层设置于所述绝缘基板表面，所述源极及漏极间隔设置于所述半导体 层表面，所述绝缘层设置于所述半导体层表面，所述栅极设置于所述绝缘层 表面，并通过该绝缘层与该半导体层、源极和漏极绝缘设置。
17. 如权利要求1所述的薄膜晶体管面板，其特征在于，所述薄膜晶体管中的 栅极设置于所述绝缘基板表面，所述绝缘层设置于所述栅极表面，所述半导 体层设置于所述绝缘层表面，通过所述绝缘层与栅极绝缘设置，所述源极及 漏极间隔设置并与上述半导体层电接触，该源极和漏极通过绝缘层与上述栅才及电绝纟彖。
18. 如权利要求1所述的薄膜晶体管面板，其特征在于，该薄膜晶体管面板每 一网格区域进一步包括一钝化层，该钝化层覆盖所述薄膜晶体管并具有一暴 露所述漏极的通孔，所述像素电极覆盖整个网格区域及网格区域内的薄膜晶 体管，并通过通孔与漏极电连接。
19. 如权利要求1所述的薄膜晶体管面板，其特征在于，该薄膜晶体管进一步包括一沟道，该沟道为所述半导体层位于所述源才及和漏极之间的区域，该沟道及半导体层的长度为l微米 100微米，宽度为1微米~1毫米，厚度为0.5 纳米 10(M敖米。
全文摘要
本发明涉及一种薄膜晶体管面板，包括一绝缘基板、及设置于其上的多个源极线、多个栅极线、多个像素电极及多个薄膜晶体管，该多个源极线按行相互平行设置，该多个栅极线按列相互平行设置，该多个栅极线与该多个源极线交叉并绝缘设置，从而将该绝缘基板表面划分成多个网格区域，该每一网格区域中设置一像素电极及一薄膜晶体管，该薄膜晶体管包括一源极、一与该源极间隔设置的漏极、一半导体层、以及一栅极，该源极与一源极线电连接，该漏极与一像素电极电连接，该半导体层与该源极和漏极电连接，该栅极通过一绝缘层与该半导体层、源极及漏极绝缘设置并与一栅极线电连接，其中，该薄膜晶体管中的半导体层为半导体性碳纳米管层。
文档编号C01B31/02GK101599495SQ200810067639
公开日2009年12月9日 申请日期2008年6月4日 优先权日2008年6月4日
发明者姜开利, 李群庆, 范守善 申请人:清华大学;鸿富锦精密工业(深圳)有限公司