br>[0036]图6展示对具体察看M2层级13的7.6 μ m DMD像素的高分辨率、光学干涉仪捕获。在隆起地址电极13a及翘曲顶端13c中存在大量卷曲，每一卷曲可卷曲大约2.5度。此图像中的比例尺经扩大以展示隆起地址电极13a以及翘曲顶端13c沿相反方向及行为翻转(cant)以使隆起地址电极13a的静电效率降级的程度。卷曲在动态操作期间使反射镜14a与邻近的隆起地址电极13a之间的间隙缩小。上述情形为像素10设计的容限性的共用位置且与偏压破坏及操作空间容限直接相关。此卷曲将反射镜14a与隆起地址电极13a之间的组合角减小到大约14.5度，如图7中所展示。上述情形不合意地将对这些地址电极边缘的特定形状的显著敏感性赋予静电转矩递送且进而像素的操作及容限。
[0037]根据本发明，使用次波长灰阶光刻掩蔽工艺来将形成于地址电极12a及偏压总线12b上方的间隔层15 (图4)的起伏或厚度变化移除。此次波长灰阶光刻掩蔽工艺在进一步处理之前有利地塑形间隔层15并将其平面化以将间隔层15中的翘突移除。因此，通过将厚度变化自间隔层15的选定部分移除，消除隆起地址电极13a及翘曲顶端13c的卷曲。隆起地址电极13a及翘曲顶端13c为平面的且平行于定位于其上面的反射镜14a。此次波长灰阶光刻掩蔽工艺还用于间隔层15的顶部上以便具体地影响隆起地址电极13a的外边缘(对照铰链13b参考)。
[0038]图8及图9图解说明根据本发明的次波长灰阶光刻掩蔽工艺。对间隔层15(其由下伏图案化表面上面的间隔覆盖设定)的厚度变化选择性地作用及定标(如由图8及图9中所展示的同心环所表示)以雕刻间隔层15并将此变化移除，且因此在将M2层沉积在其上之前形成间隔层15的平面(或可能向下渐缩)上部表面。添加此雕刻掩模整平(灰阶)允许较大静电破坏容限及较大操作空间，此也与较高铰链存储器使用寿命相关。
[0039]图10图解说明展示通过使用根据本发明的灰阶光刻掩蔽工艺在隆起地址电极13a的卷曲外边缘处减少50nm形貌的原子力显微术(AFM)数据。图11展示表示在蚀刻之前的柱状铰链沉积的层13的倾斜扫描电子显微镜(SEM)图像。如可见，层13为实质上平坦的且无翘突。图12展示柱状铰链蚀刻形状，从而图解说明平坦的隆起地址电极13a及翘曲顶端13c，平坦的隆起地址电极及翘曲顶端在使灰阶掩模布局的中心位置最优化之后进一步改进相对于反射镜14a的净距离。
[0040]参考图13到23，展示使用根据本发明的次波长灰阶光刻掩蔽工艺来移除翘突并平面化隆起地址电极13a及翘曲顶端13c的制作过程。
[0041]图13图解说明包含存储器单元(也称作为载体)的衬底11上的间隔层15的牺牲光致抗蚀剂沉积，图解说明与衬底11的非平面表面一致的间隔层15的非平面表面。
[0042]图14图解说明将间隔层15的光致抗蚀剂暴露于灰阶掩模28以将翘突及其它空间变化从间隔层15的表面移除。
[0043]图15图解说明使间隔层15的光致抗蚀剂显影并蚀刻其以实现间隔层15的经平面化上部表面。
[0044]图16图解说明将M2层13毯覆式沉积在间隔层15上方。M2层13包括铝或其它材料(视需要)的金属层。有利地，M2层13与经平面化的间隔层15 —致且因此还具有平面表面。
[0045]图17图解说明将图案光致抗蚀剂层16沉积在M2层13上方，所述图案光致抗蚀剂层也称作为图案抗蚀剂层级。
[0046]图18图解说明暴露层16的光致抗蚀剂以在M2层13中界定图案17，图案17对应于待在M2层13中形成的特征，例如隆起地址电极13a、铰链13b及翘曲顶端13c。
[0047]图19图解说明使经暴露层16显影并使其条带化以产生图案17。
[0048]图20图解说明蚀刻M2层13以在间隔层15上方的M2层13中界定图案18。
[0049]图21图解说明将图案17移除使得图案18保持在间隔层15上方。
[0050]图22图解说明将牺牲间隔层15移除，从而导致M2层13的特征(例如，隆起地址电极13a、铰链13b及翘曲顶端13c)在衬底11上方间隔，如图1中所展示。
[0051]图23图解说明达大约12度的反射镜14a与平坦隆起地址电极13a之间的组合角。上述情形有利地改进对隆起地址电极13a的边缘的敏感性且改进静电转矩递送及因此像素10的操作及容限。
[0052]尽管图已图解说明不同电路及操作实例，但可对图做出各种改变。举例来说，可通过灰阶掩蔽来暴露间隔层15以在M2层13中形成其它非平面特征，例如经塑形地址电极13a。作为特定实例，地址电极13a可通过灰阶掩蔽工艺来塑形以形成如同楔形物成角的地址电极13a以当反射镜14a朝向地址电极13a倾斜时平行于反射镜14a。可通过灰阶掩蔽来暴露其它层，例如用于塑形层14且定制反射镜14a的形状的间隔层。
[0053]陈述贯穿本专利文件使用的某些词语及短语的定义可为有利的。术语“包含”及“包括”以及其派生词意指包含而不限于。术语“或”为包含性的，意指及/或。短语“与相关联”以及其派生词可意指包含、包含在...内、与...互连、含有、含在...内、连接到...或与…连接、耦合到...或与...耦合、可与...通信、与...协作、与...交错、与...并置、接近于...、粘合到...或与...粘合、具有...、具有...的性质、与...具有关系等等。短语“中的至少一者”当与一系列物品一起使用时意指可使用所列物品中的一或多者的不同组合，且可仅需要列表中的一个物品。举例来说，“A、B及C中的至少一者”包含以下组合中的任一者:A、B、C、A及B、A及C、B及C以及A与B与C。
[0054]虽然本发明已描述某些实施例及大体相关联方法，但所属领域的技术人员将明了这些实施例及方法的更改及排列。因此，实例性实施例的以上说明并不界定或约束本发明。在不背离以上权利要求书所界定的本发明精神及范围的情况下，也可能有其它改变、替代及更改。
【主权项】
1.一种方法，其包括: 在衬底的非平面上部表面上沉积光致抗蚀剂间隔层； 将所述光致抗蚀剂间隔层暴露于灰阶光刻掩模以塑形所述光致抗蚀剂间隔层的上部表面； 在所述经塑形上部表面上形成控制部件；及 在所述控制部件上方形成可定位成像部件，所述成像部件可依据所述控制部件定位且经配置以形成图像。2.根据权利要求1所述的方法，其中通过所述灰阶光刻掩模来将所述光致抗蚀剂间隔层的所述上部表面平面化。3.根据权利要求2所述的方法，其进一步包括掩蔽所述光致抗蚀剂间隔层的选定部分。4.根据权利要求3所述的方法，其进一步包括将所述选定部分中的起伏移除。5.根据权利要求2所述的方法，其中所述成像部件实质上平行于所述衬底。6.根据权利要求5所述的方法，其中所述控制部件实质上平行于所述衬底。7.根据权利要求1所述的方法，其中所述衬底包含经配置以控制所述成像部件的位置的存储器。8.根据权利要求1所述的方法，其中所述成像部件具有经配置以调制入射光并形成空间光调制器的光反射上部表面。9.根据权利要求1所述的方法，其中所述成像部件形成在扭转铰链上。10.根据权利要求1所述的方法，其中所述控制部件在所述衬底上面隆起且定位在所述成像部件下面。11.一种方法，其包括: 在衬底的非平面上部表面上沉积间隔层； 将所述间隔层暴露于灰阶光刻掩模以将所述间隔层的上部表面中的起伏移除；及在所述衬底上方形成可定位成像部件，所述成像部件可依据所述控制部件定位且经配置以形成图像。12.根据权利要求11所述的方法，其中通过所述灰阶光刻掩模来将所述间隔层的所述上部表面平面化。13.根据权利要求11所述的方法，其中所述成像部件实质上平行于所述衬底。14.根据权利要求11所述的方法，其中所述衬底包含经配置以控制所述成像部件的位置的存储器。15.根据权利要求11所述的方法，其中所述成像部件具有经配置以调制入射光并形成空间光调制器的光反射上部表面。16.根据权利要求11所述的方法，其中所述成像部件形成在扭转铰链上。17.根据权利要求11所述的方法，其进一步包括形成在所述衬底上面隆起且定位在所述成像部件下面的控制部件。18.—种方法，其包括: 在包含存储器的衬底的非平面上部表面上沉积光致抗蚀剂间隔层； 将所述光致抗蚀剂间隔层暴露于灰阶光刻掩模以将所述光致抗蚀剂间隔层的上部表面平面化； 在所述经平面化上部表面上形成控制部件；及 在所述控制部件上方形成可定位成像部件，其中所述成像部件实质上平行于所述控制部件且经配置以依据所述存储器定位以形成空间光调制器SLM。19.根据权利要求18所述的方法，其中所述成像部件具有经配置以调制入射光并形成图像的光反射上部表面。20.根据权利要求18所述的方法，其中所述成像部件形成在扭转铰链上。
【专利摘要】本发明涉及一种用于表面MEMS结构的操作/容限增强特征与雕刻凸起地址电极。一种通过以下步骤来形成例如DMD型像素的微机电系统MEMS像素(10)的方法：形成具有非平面上部表面的衬底(11)，及在所述衬底上沉积光致抗蚀剂间隔层(15)。将所述间隔层暴露于灰阶光刻掩模(28)以塑形所述间隔层的上部表面。在经平面化的间隔层上形成控制部件(13a)，且在所述控制部件上方形成成像部件(14a)。所述成像部件经配置以依据所述控制部件定位以形成空间光调制器SLM。通过用灰阶光刻掩模掩蔽所述间隔层的选定部分以移除所述选定部分中的翘突来将所述间隔层平面化。
【IPC分类】B81C1/00
【公开号】CN105565259
【申请号】CN201510738535
【发明人】帕特里克·I·奥登, 詹姆斯·C·贝克, 桑德拉·郑, 威廉姆·C·麦克唐纳, 兰斯·W·巴伦
【申请人】德州仪器公司
【公开日】2016年5月11日
【申请日】2015年11月3日
【公告号】US20160124302