铜籽晶层的场厚度和薄层电 阻。应当理解的是，由于重新溅射工艺和合金，导致场厚度和电阻率显著变化。然而，如可 以看到的那样，籽晶层的薄层电阻逐渐增加，由此在电镀操作期间可以施加的电流的量所 受限制逐渐_
[0088] 如果所施加的电流电平太高，则存在烧毁触件和/或导电层的风险，从而可能会 导致不希望有的粒子产生。导电层（扩展而言，以及下伏的层）可能会变得过热，造成因热 膨胀和/或热循环导致的磨损或损坏。此外，在处理操作期间产生的增加的热量计入用于 制造的热预算。因此，在边缘排除区的导电层202的电阻（低导电性）是电流量的限制因 素，在电镀期间能够驱动该电流，该电流随后限制可能执行的沉积的速率。
[0089] 鉴于上文所述，本发明的实施方式使得在电镀之前选择性地金属化边缘排除区， 使晶片的边缘排除区的电阻减小，以便边缘排除区的电阻不会成为施加较高的电流电平的 限制因素，以促进较快的沉积。图3A示出了选择性边缘金属化之前的上面具有导电层302 的晶片300。在一些实施方式中，导电层302可以通过如铜、钴、钌或其他金属或合金等金属 来限定。边缘排除区被限定为延伸到衬底的边缘的环形区域，在该区域中不形成器件。根 据一些实施方式，无电沉积溶液304被选择性地施加在晶片的边缘排除区上。处理/器件 区域被限定为衬底的延伸至大致环形区域的中央区域。
[0090] 在一些实施方式中，在衬底旋转的同时，无电沉积溶液304的流306被引导朝向边 缘排除区。该流可被引导远离处理区，使得该无电沉积溶液基本上被引导到边缘排除区的 环形区域上。该无电沉积溶液在边缘排除区处的导电层上镀敷金属材料。在各种实施方式 中，无电沉积溶液304的流306可以被限定为被导向晶片的在边缘排除区中的暴露表面的 喷流或喷雾。
[0091] 无电沉积溶液的流的状态持续一段时间，该一段时间可以预先限定，以在边缘排 除区产生金属材料的增大了的厚度。最初，无电沉积溶液施加在晶片的边缘排除区内的导 电层上。当金属材料从无电沉积溶液沉积时，然后在随后的时间段中，将该无电沉积溶液施 加到现有的所沉积的金属材料上，并且所沉积的金属性材料的厚度随时间的推移而增大， 并且基本上由晶片暴露于无电沉积溶液的持续时间决定。在图3B中，所沉积的金属材料 308限定边缘金属化层，并在晶片的边缘排除部提供显著加厚的导电材料。
[0092] 相比于没有边缘金属化层的晶片，边缘金属化层使得在边缘排除区的电阻的电平 显著降低（导电性增强），随着金属材料的厚度增大，在边缘区域中的金属材料的电阻进一 步减小。其结果是，在如上所述的系统的随后电镀过程中，可以施加较高电平的电流，而不 用担心损坏晶片，并且由此增大沉积速率。
[0093] 应当理解，这里描述的边缘金属化方案能作为减小在边缘排除区的导电路径的电 阻的一种方式适用于各种晶片处理配置，从而有助于通过施加较高的电流较快地电镀。此 外，可以设想，在边缘排除区沉积的金属材料可以是在沉积时用来减小在边缘排除区所限 定的导电路径的电阻的任何金属或合金。举例而言，在一些实施方式中，金属材料由铜、钴、 钌或金组成。
[0094] 概括地说，就使电流能在较小厚度处流动而言，具有较高的导电性的金属将使得 增益较大。然而，如成本和相对容易沉积至导电层上等其他因素也可以形成选择金属的信 息以限定金属材料。
[0095] 此外，应当注意，在一些实施方式中，该金属材料与导电层上的材料是相同的金属 或合金，在导电层上沉积该金属材料。而在其它实施方式中，该金属材料与导电层上的材料 是不同的金属或合金。但是，应该指出的是，由于不同金属的电势的差异，因此金属的某些 组合可能易遭受电蚀。因此，在金属材料与导电层的材料不同的实施方式中，通常优选选择 与导电层的材料具有相似电势的金属，以避免潜在的电蚀，条件是该金属提供合适电平的 电导。
[0096] 在一些实施方式中，导电层302是金属籽晶层。在一个实施方式中，导电层是铜籽 晶层，沉积的金属材料是由有效地增厚铜籽晶层的金属铜来限定。加厚的铜籽晶层显著增 强了在边缘排除区的晶片表面的导电性。在边缘排除区的籽晶层上沉积边缘金属化层之 后，进行电镀工艺以在衬底的设备/处理区中的金属籽晶层上沉积主体层。如在下面进一 步详细讨论的，在主体金属层的电沉积期间，该边缘金属化层的存在有助于施加增大的电 流电平。
[0097] 在其他实施方式中，导电层302是衬垫层或阻挡层、或其组合。相比于金属籽晶 层，阻挡/衬垫叠层可展现出显著更高电平的电阻，常常在100至1000欧姆/sq的范围内。 这意味着，没有边缘金属化，阻挡/衬垫叠层的高电阻性（低导电性）会成为用于可在电镀 期间被安全地施加的电流量的限制因素。因此，根据本发明的某些实施方式中，边缘金属化 层被沉积在晶片的边缘排除区中的阻挡/衬垫叠层上。边缘金属化层可以由所沉积的金属 材料限定，该金属材料与下伏的阻挡/衬垫材料的材料相同或不同。在一些实施方式中，金 属材料被选择为比所述阻挡/衬垫材料较具导电性，从而相比于仅可能通过衬垫/阻挡材 料增厚来增强导电性，促进在边缘排除区的导电性的更大的增强。
[0098] 图4示出了根据本发明的一个实施方式处理晶片的方法。在方法操作400，在晶片 的表面上沉积阻挡/衬垫叠层。用于沉积阻挡/衬垫叠层的示例性方法包括CVD、PVD、ALD 等。在方法操作402中，在阻挡/衬垫叠层上沉积金属籽晶层。在某些实现方案中，金属籽 晶层可以通过PVD来沉积，但也可以采用其它沉积方法。在方法操作404,通过在边缘排除 区的金属籽晶层上沉积金属材料来金属化边缘排除区。在方法操作406中，进行电镀工艺 以在衬底的器件/处理区的金属籽晶层上沉积金属主体层。如在下面进一步详细讨论的， 在电镀程序过程期间，增大电流电平，以在晶片表面变得更具导电性时促进主体层的较快 沉积。在主体层的沉积之后，接着在操作408中，执行平坦化程序，如化学机械抛光（CMP)。
[0099] 图5A根据本发明的一个实施方式示出了在晶片500上的籽晶层的上方沉积主体 层。晶片500包括特征502,其在所示实施方式中是沟槽，但也可以是可在衬底的表面上形 成的任何其它特征。阻挡/衬垫叠层503是存在于晶片500上，以及籽晶层504沉积在阻 挡/衬垫叠层上。阻挡/衬垫叠层以及籽晶层在晶片500的正表面上延伸。然而，在边缘 排除区，边缘金属化层506已经选择性地沉积在边缘排除区的籽晶层504上，边缘排除区是 晶片的不制造器件的周边区域（例如晶片的外部两毫米）。
[0100] 对于电镀过程，电触件508沿边缘金属化层的外径接触边缘金属化层506。经由电 触件508将电流从电流源供应到边缘金属化层506。唇形密封件510相对于电触件的内径 沿边缘金属化层的内径抵靠该边缘金属化层506密封，以防止电触件508以及晶片的背面 暴露于电镀溶液。
[0101] 应当理解，该边缘金属化层的厚度在边缘排除区的平坦部分上会基本上均匀的。 然而，在衬底的倒角边缘处，该边缘金属化层的厚度减小。在一些实施方式中，电接触利用 在倒角边缘处的边缘金属化层形成。因此，在这样的实施方式中，边缘金属化层的厚度可 以小于在晶片的边缘排除区的平坦部分上的边缘金属化层的标称厚度。例如，对于大约 10-20nm的标称边缘金属化层的厚度，在电接触的点处的厚度可为约5-10nm。
[0102] 继续参考图5A，示出了在各种等同的时间间隔主体层的沉积。在时间T。和T :之 间，沉积主体层的部分512 ;在时间1\和T 2之间，沉积主体层的部分514 ;在时间T 2和T 3之 间，沉积主体层的部分516 ;在时间1~3和T 4之间，沉积主体层的部分518 ;在时间T 4和T 5之 间，沉积主体层的部分520。
[0103] 参考图5B并参考图5C，可以进一步理解主体层的沉积，图5B示出了在电镀过程中 所施加的电流与时间的函数关系曲线图，图5C示出了主体层的厚度与时间的关系曲线图。 在1；和T i之间，所施加的电流在低电平时是相当恒定的，以确保特征504的适当填充，而不 会引发缺陷。初始部分512直接镀敷在籽晶层504上，而主体层的总厚度以缓慢的速度增 大。
[0104] 在沉积部分512之后，特征502已经填充到一定程度，使得对于增大的电流，缺陷 是较少可能出现的，并且由于已镀敷的金属，因此晶片表面变得较具导电性，因此，通过触 件508施加的电流电平可以逐渐增大。其结果是，在时间1\和T 2之间，在部分512上镀敷 部分514,由于被施加到晶片表面的电流增大，相比于部分512,部分514较厚。在随后的时 间段，处理继续，随着主体层的厚度增大以及晶片的电导率提高，电流增大。该电流增大直 至达到最大电流电平（以参考位530显示）为止。随着电流电平上升，在相等的时间间隔 内，相比于先前沉积的主体层部分，随后沉积的主体层部分较厚。因此，部分516比部分514 厚，部分518比部分516厚，而部分520比518厚。这由曲线540显示，曲线540示出了主 体层的厚度随时间的推移以递增的速率增厚。
[0105] 应当理解的是，随着主体层的厚度增大，边缘金属化层506有助于运行较高的电 流电平的能力。如果没有边缘金属化层，那么边缘排除区的电阻严格限制以参考位532表 示的电平的最大安全电流；而在具有边缘金属化层时可能有的如参考位530表示的最大安 全电流电平是显著较高的。这种效果进一步通过曲线542显示，曲线542示出了对于没有 边缘金属化层的晶片，主体层的厚度与时间的关系。如可以看到的，当施加边缘金属化层时 在较后的时间点处的厚度（如曲线图540所示）明显比在电镀前没有施加边缘金属化层时 的厚度厚。
[0106] 图f5D根据本发明的一个实施方式示出了从晶片的边缘朝向中心，薄层电阻与径 向长度的关系曲线图。曲线570示出了在没有边缘金属化处理时在晶片的边缘排除区的薄 层电阻。而曲线550示出了在具有边缘金属化处理时在边缘排除区的减小的薄层电阻。曲 线552至曲线564示出了随着晶片器件区域的镀敷的进行，随着时间的推移，薄层电阻逐渐 减小。如图所示，当进行边缘金属化处理时，相比于器件区的薄层电阻，最初在边缘排除区 的薄层电阻是较小的。随着时间的推移，随着器件区域被镀敷，器件区域的薄层电阻减小， 直到它可能变得比边缘排除区的小。
[0107] 图6根据本发明的一个实施方式