专利名称：基于周边元件扩展接口卡的专用集成电路验证装置和方法
技术领域：
本发明涉及一种专用集成电路(ASIC)验证技术，特别涉及基于周边元件扩展接口(PCI)卡的ASIC验证装置和方法。
背景技术：
目前，在宽带码分多址(WCDMA)扩频通信系统中，ASIC芯片作为扩频系统核心算法技术的实现方式，不但其设计存在较大难度，ASIC芯片实现算法其本身比较复杂，实际应用环境比较多样，并且WCDMA的ASIC芯片在业界属于重大技术难点。因而，其验证方法和思路的相关资料信息很难获得。如何构造一种高效可行的验证装置和方法对ASIC芯片实现的扩频系统算法功能进行验证，具有相当的难度和独创性。
通常，业界会采用WCDMA信号发生仪器作为信号源，对WCDMA的ASIC芯片所实现的算法进行验证。图1为现有技术的ASIC验证装置组成结构示意图。如图1所示，采用WCDMA信号发生仪器作为信号源的验证方法需要在实际的硬件环境中进行。其具体方法就是将WCDMA信号发生仪器101接到需进行ASIC芯片算法验证的基带/中频/射频通道102上。然后将通道102输出的数据输入ASIC数据处理部件103进行处理。其中ASIC数据处理部件103包括两个主要部分ASIC芯片104和数字信号处理器(DSP)105。ASIC芯片104主要完成扩频系统算法处理；DSP105主要完成处理过程中对ASIC芯片104的各种资源配置和控制。最后，直接对ASIC数据处理部件103输出的结果进行分析。但由于ASIC数据处理部件输出的数据很多情况下是多比特(BIT)并行输出。如果直接对输出结果进行比较，只能取其符号位通过比较器进行比较或设置译码模块进行误块率(BLER)判断。这种分析只是对实际的结果数据和期望数据的大概比较。因而，这种验证方法的最大弊端在于，运用仪器只能对ASIC芯片中所实现算法的大概功能进行验证。此种方法无法做到对ASIC数据处理部件输出的结果数据与仿真环境输出的期望数据进行按BIT的比较验证，因此无法对ASIC芯片实现的扩频系统算法功能做出精确评价。这样，可能会导致芯片的重大问题被隐藏。此外，虽然此种方法可以尽量模拟实际环境，但构造实际信道环境还需要购买价格昂贵的仪器，验证成本太高。而且，增加译码模块进行BLER判断，也大大增加了的结果分析的复杂度。因此，现有的验证方案不是一种简单可行的办法。
发明内容
有鉴于此，本发明的主要目的在于提供一种基于PCI卡的ASIC验证装置，可将ASIC数据处理部件输出的结果数据与仿真环境输出的期望数据按BIT比较验证，并可大大降低验证成本，进而能够采用简单的验证装置实现ASIC芯片所实现的扩频系统算法功能的精确验证。
本发明的另一目的在于提供一种基于PCI卡的ASIC验证方法，可在简单的验证环境下对ASIC数据处理部件输出的结果数据进行输入输出控制，使结果数据与仿真环境输出的期望数据进行BIT对BIT的比较，从而能够用简单可行的方法对ASIC芯片实现的扩频系统算法功能进行精确验证。
为达到上述目的，本发明的技术方案是这样实现的本发明公开了一种基于PCI卡的ASIC验证装置，包括PC，用于存储符合3GPP协议的仿真源数据和期望数据，存储ASIC数据处理部件处理后的结果数据，并对结果数据和期望数据按BIT比较验证；PCI卡，用于读取PC内存储的仿真源数据输出至接口模块，从接口模块读取结果数据输出至PC；ASIC数据处理部件，用于对输入的仿真源数据进行扩频系统算法处理并输出至接口模块；接口模块，用于从PCI卡接收仿真源数据发送至ASIC数据处理部件，从ASIC数据处理部件接收并输出结果数据。
该装置进一步包括输出缓存器(RAMOUT)，用于从接口模块接收并缓存结果数据，将结果数据输出至接口模块；上述方案中，所述ASIC数据处理部件、接口模块和RAMOUT集成在一块验证单板上；上述方案中，所述接口模块为可编程逻辑器件。
本发明公开了一种基于PCI卡的ASIC验证方法，应用于包括PC、ASIC数据处理部件、PCI卡的验证装置中，其主要处理步骤为1)ASIC数据处理部件通过PCI卡接收仿真工具生成的仿真源数据进行扩频系统算法处理得到结果数据，仿真工具对其所生成的仿真源数据进行ASIC数据处理部件所采用的扩频系统算法处理得到期望数据；2)PC读取步骤1)所得到的期望数据和结果数据，并将所读取的期望数据和结果数据按BIT比较，得到验证结果。
其中，步骤1)为仿真工具对仿真源数据进行算法处理得到全部期望数据，ASIC数据处理部件接收仿真源数据进行算法处理得到部分结果数据；步骤2)为PC读取当前得到部分结果数据的仿真源数据进行当前得到部分结果数据的算法处理所得到的部分期望数据，与当前得到的部分结果数据按BIT比较，再判断ASIC数据处理部件是否得到全部结果数据，如果是，则结束验证；否则，ASIC数据处理部件接收仿真源数据进行算法处理得到部分结果数据，再转入步骤2)。
其中，步骤1)为仿真工具和ASIC数据处理部件分别接收仿真源数据进行算法处理，并分别得到全部期望数据和全部结果数据；步骤2)为PC读取全部期望数据和全部结果数据按BIT比较，结束验证。
其中，步骤1)为ASIC数据处理部件接收仿真源数据进行算法处理得到全部结果数据，仿真工具对仿真源数据进行算法处理得到部分期望数据，步骤2)为PC读取当前得到部分期望数据的仿真源数据进行当前得到部分期望数据的算法处理所得到的部分结果数据，与当前得到的部分期望数据按BIT比较，再判断仿真工具是否得到全部期望数据，如果是，则结束验证；否则，仿真工具对仿真源数据进行算法处理得到部分期望数据，再转入步骤2)。
步骤1)中，ASIC数据处理部件通过PCI卡接收仿真源数据之前，进一步包括，PC将仿真工具生成的大量符合3GPP协议的仿真源数据存储在硬盘或内存中。
步骤1)中，仿真工具读取仿真源数据进行算法处理得到期望数据之后，进一步包括，PC将期望数据存储在硬盘或内存中；步骤2)中，PC从硬盘或内存读取期望数据。
步骤1)中，ASIC数据处理部件接收仿真源数据进行算法处理得到结果数据之后，进一步包括，ASIC数据处理部件将结果数据送入PCI卡。
步骤1)中，ASIC数据处理部件将结果数据送入PCI卡之后，进一步包括，PC从PCI卡读取结果数据并存储在硬盘或内存中；步骤2)中，PC从硬盘或内存读取结果数据。
由上述方案可以看出，本发明所提供的基于PCI卡的ASIC验证装置和方法，其所带来的有益效果为1)由于在PC内存储了大量的符合3GPP协议的仿真源数据，因此本发明可以使用覆盖扩频系统算法功能点的仿真源数据进行验证，从而避免了耗费大量资金购买设备来构造实际信号源。本发明不必耗费大量资金和物料成本来购买价格昂贵的仪器并搭建包括中频和射频通道这样一个实际信道环境，整个验证环境只需一块验证单板、一块PCI卡和一台PC。因此，本发明提供了一种最为经济和简单易行的验证方案。
2)鉴于PC从PCI卡读取结果数据并存储在硬盘中这一过程的数据传输速度较慢，并且ASIC数据处理部件通过接口模块输出数据的速度不均匀，本发明增加了一个RAMOUT对结果数据进行缓存。由接口模块先将ASIC数据处理部件输出的结果数据存入RAMOUT，再由接口模块将RAMOUT内所存的结果数据送入PCI卡，因此本发明能够使数据均匀完整地通过PCI卡输入PC。
3)接口模块连接并控制PCI卡、ASIC数据处理部件和RAMOUT之间数据的相互传输，使数据的传输和处理完整、有序、均匀，从而保证的验证的准确性。
4)根据以上的描述可知，PCI卡可以将结果数据完整有序地输入PC并存入硬盘或内存，因此PC能够读取结果数据与期望数据进行按BIT的比较验证。
综上所述，本发明所提供的基于PCI卡的ASIC验证装置和方法，大大降低了构造验证环境的成本，能够使用覆盖扩频系统算法功能点的仿真源数据，快速、灵活地对ASIC芯片中实现的扩频系统算法进行按BIT的比较验证，从而用最简单可行的方法对ASIC芯片实现的扩频系统算法功能进行精确验证。
图1为现有技术的ASIC验证装置组成结构示意图；图2为本发明基于PCI卡的ASIC验证装置一较佳实施例的组成结构示意图；图3为本发明基于PCI卡的ASIC验证方法一较佳实施例的流程图。
具体实施例方式
下面结合附图及具体实施例对本发明再作进一步详细的说明。本发明所提供的一种基于PCI卡的ASIC验证装置包括以下几个部分PC、PCI卡、接口模块和ASIC数据处理部件。其中，接口模块可以由可编程逻辑器件FPGA、EPLD或CPLD来实现。由于PC从PCI卡读取结果数据并存储在硬盘中这一过程的数据传输速度较慢，而且ASIC数据处理部件通过接口模块输出结果数据的速度不均匀，因此本发明装置进一步包括用于缓存结果数据的RAMOUT来保证结果数据传输完整均匀。下述本发明装置的实施例中，以FPGA实现接口模块功能为例，这里，将此接口模块称为接口FPGA。
由于本发明目的在于对ASIC芯片所实现的扩频系统算法功能进行验证，所以假设以下实施例中，所述的除ASIC数据处理部件中的ASIC芯片以外的部分，即PC、接口FPGA、PCI卡、ASIC数据处理部件中的数字信号处理器(DSP)和RAMOUT均工作正常。也就是说，对于结果数据的比较分析不考虑ASIC芯片外部因素的影响，即验证结果所证明的是ASIC芯片内部扩频系统算法功能实现的情况。
图2为本发明基于PCI卡的ASIC验证装置一较佳实施例的组成结构示意图。该装置包括以下几个部分PC201、PCI卡202、接口FPGA203、ASIC数据处理部件204和RAMOUT205。其中，ASIC数据处理部件204与现有技术中如图1所示的ASIC数据处理部件103一样，包括两个部分ASIC芯片207和DSP208。这里，接口FPGA203、ASIC数据处理部件204和RAMOUT205可集成在一块验证单板206上。
其中，PC201用于存储大量的仿真工具生成的符合3GPP协议的数据作为ASIC验证的仿真源数据，存储ASIC数据处理部件204扩频系统算法处理后的结果数据，存储仿真工具进行ASIC数据处理部件204所采用的扩频系统算法处理后的期望数据，并按BIT比较结果数据和期望数据是否一致得出验证结果；PCI卡202，用于从PC201网口读取PC201内存储的仿真源数据并输出，从接口FPGA203读取结果数据并输出至PC201网口；ASIC数据处理部件204，用于对输入的仿真源数据进行扩频系统算法处理并输出结果数据，该ASIC数据处理部件204包括DSP208和ASIC芯片207，其中，DSP208用于发送控制指令至接口FPGA203，启动FPGA203开始工作，ASIC芯片207用于从接口FPGA203接收仿真源数据并输出结果数据至接口FPGA203；RAMOUT205，用于缓存结果数据并输出。
接口FPGA203控制PCI卡202、ASIC数据处理部件204和RAMOUT205之间的数据传输来保证数据传输的完整有序，用于从PCI卡202接收仿真源数据并发送至ASIC数据处理部件204，从ASIC数据处理部件204接收结果数据并发送至RAMOUT205，从RAMOUT205读取结果数据并输出至PCI卡202。这里，所述ASIC数据处理部件采用的扩频系统算法为，在验证之前根据验证需求在ASIC数据处理部件中所配置的扩频系统算法，ASIC数据处理部件可以同时采用扩频系统中的一种或几种算法，以下所述算法就是指ASIC数据处理部件所采用的某一种或几种扩频系统算法。
由于，PCI卡具备独立的两个数据通道。简单的说就是，本发明装置所述的PCI卡202从PC201读取的仿真源数据和向PC201输出的结果数据是通过两个独立的数据通道分别传输的，一旦设置了对PC201而言的输入通道和输出通道就可以确定数据是仿真源数据还是结果数据，就不会在数据的传输上产生错误，也保证了验证的准确性。
另外，当PC201从PCI卡202读取结果数据，然后将结果数据存储到硬盘时，数据的传输速度会很慢。而ASIC数据处理部件204输出的结果数据可能是多BIT并行输出，有时ASIC数据处理部件204输出数据的速度会超过PCI卡202向PC201输出数据的速度。如果直接将结果数据传入PCI卡202，有时就会出现数据传输不均匀或数据丢失的现象，使验证结果不准确。因此，该装置设置了RAMOUT205，由接口FPGA203将RAMOUT205内所存的结果数据送入PCI卡202。这样，通过RAMOUT205的缓存处理可以使结果数据均匀完整地通过PCI卡202输入PC201，保证验证的准确性。
由于，设置了RAMOUT205对数据进行缓存，并由接口FPGA203对数据的传输进行控制，因此结果数据能够通过PCI卡202均匀、完整、有序地存入PC201的硬盘或内存中，从而PC201可以读取硬盘或内存中的期望数据和结果数据进行按BIT比较。
其中，对RAMOUT读写控制方式会有多种。例如当RAMOUT被写满时，再将结果数据读出；对RAMOUT写入数据的同时，也将数据读出；或者将RAMOUT分成两个区域，在其中一个区域写入数据的同时，也从另一个区域读取数据等等方式。所述本发明装置和方法的实施例所采用的RAMOUT读写控制方式为当RAMOUT被写满时，再将数据读出。由于本发明涉及验证技术，RAMOUT的读写控制方式不是本发明重点，因此其它控制方式在此不做详述。
本发明基于PCI卡的ASIC验证装置，其工作原理如下在系统复位后，ASIC数据处理部件204被启动，ASIC数据处理部件204中的DSP208发送控制指令至接口FPGA203，启动接口FPGA203工作。
首先，接口FPGA203向PCI卡202发出中断请求，PCI卡202再通过PC201网口向PC201发出中断请求，PC201响应中断请求向PCI卡202输出仿真源数据；当PCI卡202有仿真源数据输入时，PCI卡202自动响应上述接口FPGA203发出的中断请求，向接口FPGA203输出仿真源数据。
然后，接口FPGA203将接收到的仿真源数据送入ASIC数据处理部件204中的ASIC芯片207，由ASIC数据处理部件204对输入的仿真源数据进行扩频系统算法处理。
当接口FPGA203接收到ASIC芯片207输出的数据时，表明ASIC数据处理部件204开始有结果数据输出，此时ASIC芯片207会自动将结果数据存入接口FPGA203。接口FPGA203再将接收到的结果数据存入RAMOUT205。这里，接口FPGA203持续将结果数据写入RAMOUT205，直到RAMOUT205已被写满或ASIC芯片207没有数据输出。这里所述的ASIC芯片207没有数据输出表明ASIC数据处理部件204的数据处理结束。
当RAMOUT205已被写满或ASIC芯片207没有数据输出时，接口FPGA203从RAMOUT205读取结果数据并向PCI卡202发出中断请求，PCI卡202响应中断请求从接口FPGA203读取结果数据。当PCI卡202有结果数据输入时会自动通过PC201网口向PC201发出中断请求，然后PC201通过PC201网口从PCI卡202读取结果数据，并将其存储在硬盘或内存中。PC201内也在硬盘或内存中存储了仿真工具生成的扩频系统算法处理后的期望数据。最后，PC201读取其所存储的结果数据和期望数据进行按BIT的比较，比较两个数据是否一致，得到验证结果。
上述方案中，所述仿真工具可以为COSSAP或SPW。
基于上述装置，本发明基于PCI卡的ASIC验证方法，如图3所示，包括以下步骤步骤300仿真工具生成大量符合3GPP协议的仿真源数据，并将其存储在PC的硬盘或内存中。
步骤301接口模块通过PCI卡从PC读取仿真源数据并输出至ASIC数据处理部件。
步骤302ASIC数据处理部件对输入的仿真源数据进行扩频系统算法处理。
步骤303接口模块判断ASIC数据处理部件是否有数据输出，如果有，表明已有部分仿真源数据被处理成为结果数据，转入步骤304；如果没有，表明还没有仿真源数据被处理成为结果数据，则返回步骤303进行等待。
步骤304接口模块将接收到的ASIC数据处理部件输出的结果数据写入RAMOUT。这里，ASIC数据处理部件有结果数据产生时，会自动将结果数据输出至接口模块，接口模块有一定的缓存空间，可以在将结果数据写入RAMOUT之前缓存结果数据，因此不会造成数据丢失。
步骤305接口模块判断RAMOUT是否被写满，如果是，表明RAMOUT已被写满，需要将RAMOUT内的结果数据读出进行验证，因此转入步骤307；如果不是，表明RAMOUT内还有空间，可以继续存入结果数据，则转入步骤306。
步骤306接口模块判断ASIC数据处理部件是否有数据输出，如果有，表明还有结果数据在输出，应继续向RAMOUT写入结果数据，因此转入步骤304；如果没有，表明数据处理结束，需要对RAMOUT内的结果数据进行验证，则转入步骤307。
步骤307接口模块从RAMOUT读取结果数据，再将其送入PCI卡；PC从PCI卡读取结果数据，并将其存储在中。
步骤308接口模块判断ASIC数据处理部件是否有数据输出，如果有，表明虽然在步骤305中RAMOUT被写满，但还有结果数据在输出，需要继续将结果数据缓存在RAMOUT内再进行验证，因此转入步骤304；如果没有，表明数据处理结束，结果数据也已全部存入PC，则转入步骤309。
步骤309仿真工具对步骤301所述的仿真源数据进行ASIC数据处理部件所采用的扩频系统算法的仿真处理生成期望数据，并将期望数据存储在PC的硬盘或内存中。
步骤310PC从读取步骤309所述的期望数据和步骤307所述的结果数据，按BIT比较两个数据是否一致，得到验证结果，结束本验证流程。
由于，步骤309的处理是在PC与仿真工具之间进行的，与其它在PC外部处理的步骤相互独立。因此步骤309可以和在PC外部处理的步骤并行处理，也就是说步骤309可在步骤300中仿真工具生成仿真源数据之后和步骤310中仿真工具读取期望数据和结果数据按BIT比较之前任何时刻进行处理。同样，步骤307中PC从PCI卡读取结果数据并存储的处理与步骤308中接口模块判断ASIC数据处理部件是否有数据输出的处理相互独立，因此，步骤307中PC从PCI卡读取结果数据并存储的处理与步骤308也可以并行进行。
图3所示的是对ASIC数据处理部件所采用的扩频系统算法进行验证的部分流程，还需结合以下三种处理方式对ASIC数据处理部件所采用的扩频系统算法进行验证的整体流程进行描述。所述三种处理方式分别为一、步骤300中PC存储了大量仿真工具生成的仿真源数据后，在步骤309，仿真工具对仿真源数据进行算法处理得到全部期望数据存储在PC的硬盘或内存中；在步骤301，ASIC数据处理部件接收仿真源数据，然后从步骤302到步骤308进行算法处理，得到部分结果数据；再转入步骤310，PC读取步骤301所述仿真源数据经过当前得到部分结果数据的算法处理所得到的部分期望数据，与当前得到的部分结果数据进行比较验证，然后返回步骤301。也就是设定，除步骤309以外，从步骤301到步骤310是整个验证流程中一个验证子流程A。在PC存储了大量仿真工具生成的仿真源数据和全部期望数据后，系统会反复执行此验证子流程A，直至ASIC数据处理部件得到全部结果数据并进行验证，得到最终验证结果。
这里，此验证子流程A也可以根据当时的数据处理情况几个验证子流程A分别对应不同的进程并行处理，较佳的并行方式为当前一个验证子流程A还未结束下一个验证子流程A就可以开始，但前一个验证子流程A中与后一个验证子流程A相同的步骤均相应地在后一个验证子流程A的步骤之前执行，即前一个验证子流程A中的步骤301在后一个验证子流程A中的步骤301之前执行并以此类推到除步骤309以外的步骤302至步骤310。
二、步骤300中PC存储了大量仿真工具生成的仿真源数据后，在步骤301，ASIC数据处理部件接收仿真源数据，从步骤302到步骤308进行算法处理得到部分结果数据，再返回步骤301。也就是设定，从步骤301到步骤308是整个验证流程中一个结果数据生成子流程。在步骤300中PC存储大量的仿真源数据后，系统会反复执行此结果数据生成子流程，直至ASIC数据处理部件得到全部结果数据并存入PC；然后转入步骤309，仿真工具对仿真源数据进行算法处理得到全部期望数据并存入PC的硬盘或内存；再转入步骤310，PC读取全部期望数据和结果数据进行验证，得到最终的验证结果。
这里，此结果数据生成子流程也可以根据当时的数据处理情况几个结果数据生成子流程分别对应不同的进程并行处理，较佳的并行处理方式为当前一个结果数据生成子流程还未结束下一个结果数据生成子流程就可以开始，但前一个结果数据生成子流程中与后一个结果数据生成子流程相同的步骤均相应地在后一个结果数据生成子流程的步骤之前执行，即前一个结果数据生成子流程中的步骤301在后一个结果数据生成子流程中的步骤301之前执行并以此类推到步骤302至步骤308。
三、步骤300中PC存储了大量仿真工具生成的仿真源数据后，在步骤301，ASIC数据处理部件接收仿真源数据，然后从步骤302到步骤308进行处理，得到部分结果数据，然后又返回步骤301。也就是设定，从步骤301到步骤308是整个验证流程中一个结果数据生成子流程，在步骤300中PC生成大量的仿真源数据后，系统会反复执行此结果数据生成子流程，直至ASIC数据处理部件得到全部结果数据。然后，在步骤309，仿真工具对仿真源数据进行算法处理得到部分期望数据存入PC的硬盘或内存；再转入步骤310，PC读取步骤309中所述部分仿真源数据进行所述算法处理所得到的部分结果数据，与步骤309所得到的部分期望数据进行比较验证，再返回步骤309。也就是设定，从步骤309到步骤310是整个验证流程中一个验证子流程B，在PC内存储了大量的仿真源数据和全部结果数据后，系统会反复执行此验证子流程B，直至仿真工具得到全部期望数据并进行验证，得到最终的验证结果。
这里，此结果数据生成子流程和验证子流程B也可以根据当时的数据处理情况几个结果数据生成子流程或几个验证子流程B分别对应不同的进程并行处理，较佳的并行处理方式为当前一个结果数据生成子流程还未结束下一个结果数据生成子流程就可以开始，但前一个结果数据生成子流程中与后一个结果数据生成子流程相同的步骤均相应地在后一个结果数据生成子流程的步骤之前执行，即前一个结果数据生成子流程中的步骤301在后一个结果数据生成子流程中的步骤301之前执行并以此类推到步骤302至步骤308；同样，当前一个验证子流程B还未结束下一个验证子流程B就可以开始，但前一个验证子流程B中与后一个验证子流程B相同的步骤均相应地在后一个验证子流程B的步骤之前执行，即前一个验证子流程B中的步骤309在后一个验证子流程B中的步骤309之前执行并以此类推到步骤310。
综上对于本发明ASIC验证方法的描述可见，虽然图3仅描述了对ASIC数据处理部件所采用的算法进行验证的部分处理流程，但采用上述三种处理方式并结合图3所述算法验证的部分处理流程进行整体验证，能够利用存储在PC内的大量仿真源数据，完成对ASIC数据处理部件所采用的扩频系统算法的全面验证，从而对ASIC芯片实现的算法功能做出准确的判决。
可见，应用上述本发明装置或方法一较佳实施例均能够使用覆盖扩频系统算法功能点的仿真源数据快速、灵活地对ASIC芯片中实现的扩频系统算法做出验证，同时可以做到对ASIC数据处理部件输出的结果数据与仿真环境输出的相应的期望数据进行BIT比较分析，从而能够用最简单易行的方法对ASIC芯片实现的算法功能进行精确验证。
以上所述，仅为本发明的较佳实施例而已，并非用来限定本发明的保护范围。
权利要求
1.一种基于周边元件扩展接口PCI卡的专用集成电路ASIC验证装置，其特征在于，包括个人电脑PC，用于存储符合3GPP协议的仿真源数据和期望数据，存储ASIC数据处理部件处理后的结果数据，并对结果数据和期望数据按比特BIT比较验证；PCI卡，用于读取PC内存储的仿真源数据输出至接口模块，从接口模块读取结果数据输出至PC；ASIC数据处理部件，用于对输入的仿真源数据进行扩频系统算法处理并输出至接口模块；接口模块，用于从PCI卡接收仿真源数据发送至ASIC数据处理部件，从ASIC数据处理部件接收并输出结果数据。
2.根据权利要求1所述的装置，其特征在于，该装置进一步包括输出缓存器RAMOUT，用于缓存从接口模块接收的结果数据并将结果数据输出至接口模块。
3.根据权利要求2所述的装置，其特征在于，所述ASIC数据处理部件、接口模块和RAMOUT集成在一块验证单板上。
4.根据权利要求1、2或3所述的装置，其特征在于，所述接口模块为可编程逻辑器件。
5.一种基于PCI卡的ASIC验证方法，应用于包括PC、ASIC数据处理部件和PCI卡的验证装置中，其特征在于，包括以下处理步骤1)ASIC数据处理部件通过PCI卡接收仿真工具生成的仿真源数据进行扩频系统算法处理得到结果数据，仿真工具对其所生成的仿真源数据进行ASIC数据处理部件所采用的扩频系统算法处理得到期望数据；2)PC读取步骤1)所得到的期望数据和结果数据，并将所读取的期望数据和结果数据按BIT比较，得到验证结果。
6.根据权利要求5所述的方法，其特征在于，步骤1)为仿真工具对仿真源数据进行算法处理得到全部期望数据，ASIC数据处理部件接收仿真源数据进行算法处理得到部分结果数据；步骤2)为PC读取当前得到部分结果数据的仿真源数据进行当前得到部分结果数据的算法处理所得到的部分期望数据，与当前得到的部分结果数据按BIT比较，再判断ASIC数据处理部件是否得到全部结果数据，如果是，则结束验证；否则，ASIC数据处理部件接收仿真源数据进行算法处理得到部分结果数据，再转入步骤2)。
7.根据权利要求5所述的方法，其特征在于，步骤1)为仿真工具和ASIC数据处理部件分别接收仿真源数据进行算法处理，并分别得到全部期望数据和全部结果数据；步骤2)为PC读取全部期望数据和全部结果数据按BIT比较，结束验证。
8.根据权利要求5所述的方法，其特征在于，步骤1)为ASIC数据处理部件接收仿真源数据进行算法处理得到全部结果数据，仿真工具对仿真源数据进行算法处理得到部分期望数据，步骤2)为PC读取当前得到部分期望数据的仿真源数据进行当前得到部分期望数据的算法处理所得到的部分结果数据，与当前得到的部分期望数据按BIT比较，再判断仿真工具是否得到全部期望数据，如果是，则结束验证；否则，仿真工具对仿真源数据进行算法处理得到部分期望数据，再转入步骤2)。
9.根据权利要求5至8中任一项所述的方法，其特征在于，步骤1)中，ASIC数据处理部件通过PCI卡接收仿真源数据之前，进一步包括，PC将仿真工具生成的大量符合3GPP协议的仿真源数据存储在硬盘或内存中。
10.根据权利要求5至8中任一项所述的方法，其特征在于，步骤1)中，仿真工具对仿真源数据进行算法处理得到期望数据之后，进一步包括，PC将期望数据存储在硬盘或内存中；步骤2)中，PC从硬盘或内存读取期望数据。
11.根据权利要求5至8中任一项所述的方法，其特征在于，步骤1)中，ASIC数据处理部件接收仿真源数据进行算法处理得到结果数据之后，进一步包括，ASIC数据处理部件将结果数据送入PCI卡。
12.根据权利要求11所述的方法，其特征在于，步骤1)中，ASIC数据处理部件将结果数据送入PCI卡之后，进一步包括，PC从PCI卡读取结果数据并存储在硬盘或内存中；步骤2)中，PC从硬盘或内存读取结果数据。
全文摘要
本发明公开了基于周边元件扩展接口(PCI)卡的专用集成电路(ASIC)验证装置，包括个人电脑(PC)，用于存储符合3GPP协议的仿真源数据和期望数据，存储ASIC数据处理部件处理后的结果数据，并对结果数据和期望数据比较验证；PCI卡，用于读取PC内的仿真源数据，将结果数据输出至PC；ASIC数据处理部件，用于对仿真源数据进行扩频系统算法处理；接口模块，用于控制PCI卡和ASIC数据处理部件的数据传输。本发明还公开了基于PCI卡的ASIC验证方法，采用该装置和方法能够使用覆盖扩频系统算法功能点的仿真源数据，快速、灵活地对ASIC中实现的扩频系统算法进行验证，并可做到对结果数据与期望数据进行按比特的比较，从而用简单可行的方法对ASIC实现的算法功能进行验证。
文档编号G01R31/28GK1665153SQ20041000693
公开日2005年9月7日 申请日期2004年3月1日 优先权日2004年3月1日
发明者王洋, 张云 申请人:华为技术有限公司