专利名称：用于测试连接垫的电路的制作方法
技术领域：
本发明是有关于一种用于测试的电3各，特别是一种用于测试 连接垫的电路，其用于测试集成电路的多个连接垫。
背景4支术
现今半导体制程已发展成熟，且半导体制程的卓越技术使集 成电路的应用越来越广泛，民众所使用的电子产品大多数都使用 集成电路晶片做为核心元件，而用于控制电子产品。由于半导体 制程使集成电路晶片所占用的面积越来越小，亦使电子产品越来 越小、越来越薄，例如随身听、笔记型电脑、数位相机等。由 于半导体制程相当精密，晶圓上具上千的集成电路晶片，由于集
成电路晶片相当微小，所以无法让测试人员凭肉眼或亲手实测其 好坏，因此，现今发展出许多种测试设备及测试方式，以针对集 成电路晶片进行测试，例如集成电路晶片的连接垫测试(PAD test ),其是针对集成电路晶片中用于打线的连接塾进行测试， 以避免连接垫无法运作的集成电路晶片进行封装出货，而避免瑕 疯品流于市面上，进而提升集成电路晶片的制造厂商的品牌形 象。
请参阅图1与图2,其为习知测试装置测试集成电路晶片的 连接垫与进行测试连接垫的示意图。如图所示，习知测试集成电路晶片的连接垫的方式，其利用一个测试装置IO设置一个测试
埠102，而测试埠102设有多个测试探针104 (如图2所示)。测 试装置10设置于一个测试机台(图未示)，测试机台承载有欲测 试的一个晶圓20,晶圓20包含有多个的集成电路晶片22。测试 机台于进行测试晶圓20的集成电路晶片22时，是会移动晶圆 20使得晶圓20的每一个集成电路晶片22得以依序对位于测试 装置10的测试埠102，以将测试埠102的该些测试探针104分 别耦接于集成电路晶片22的每一个连接垫222。
承接上述，测试装置10即可透过该些测试:探针104分别传 送一个测试讯号至集成电路晶片22的连接垫222并传输至一个 测试电路224,如此经由侦测集成电路晶片22的测试电路224 的一个输出端226的输出讯号，即可得知连接垫222是否可正常 传输讯号。也就是输入测试讯号至连接垫222,并由该输出端226 测得输出讯号时，表示该集成电路晶片22可正常传输讯号而通 过测试，亦即该集成电路晶片22的连接塾222可运作。当该些 连接垫222与该些测试电路224是维持正常的电性耦接时，集成 电路晶片2 2的输出端2 2 6可输出对应于该测试讯号的输出讯号， 如此即表示该些连接垫222为正常运作。相反的，当该些连接垫 222所对应的该些输出端226的其中一个未能输出讯号时，即表 示该些连4矣垫222的其中一个未正常运作。如此，即可测试集成 电路晶片20的连接垫222是否正常。
然而，随着半导体制程越来越精密的情况下，连接垫的数量 越趋增加，为了可于在固定面积下的晶圆增设集成电路晶片，而 提高生产效率，所以连接垫的尺寸也越做越小且越趋密集，由于习知测试装置的测试埠的测试探针数量必须相等于单 一 集成电 路晶片的连接垫的数量，因此习知测试装置的测试探针数量必需 相对增加，且分布亦需越来越密，以对应连4妄垫的位置，如此测 试装置的电路也会愈趋复杂，而造成测试装置的设计上的困难， 且测试探针分布的密集度增加会导致测试装置的成本随着增加。 因此，如何针对上述问题而提出 一种用于测试连接垫的电 路，不仅改善传统连接垫测试的缺点而减少测试探针数量，又可 提升连接垫测试的可靠度，以解决上述的问题。
发明内容
本发明的目的，在于提供一种用于测试连接垫的电路，其是 利用测试开关结合连接垫开关，以利用较少数量的测试探针，即 可对多个连接垫进行测试，并可降低设计测试装置的难易度与成 本，且可提高测试可靠度。
本发明的目的，在于提供一种用于测试连接垫的电路，其是 利用测试开关与连接垫开关使每一个连接垫轮流耦接测试电路， 以轮流测试每一个连接垫，以减少测试电路的数量，进而减少设 置测试电的面积并降{氐成本。
为实现本发明的目的及解决其技术问题，本发明是通过以下 技术方案来实现的。本发明是提供一种用于测试连接垫的电路， 其应用于测试多个连4妄垫，该电^各包含至少一个测试电^^、多个 测试开关与至少 一个连接垫开关，其中该些测试开关分别耦接该 测试电路与该些连接垫，该连接垫开关分别耦接该些连接垫之 间。为实现本发明的目的及解决其技术问题，本发明还通过以下 技术方案来实现。
前述的用于测试连接垫的电路，其中该第一个连接垫更耦接 一个测试装置的多个测试探针的其中一个测试探针，该测试探针 传送一个测试讯号至该第一个连接垫，该测试讯号AU亥第一个连 接垫经该第一个测试开关传送至该测试电路或透过该连接垫开 关、该第二连接垫与该第二测试开关传送至该测试电路。
前述的用于测试连接垫的电路，其中该第 一个测试开关导通 时，该连接垫开关与该第二测试开关截止，该连接垫开关导通时， 该第一个测试开关截止，且该第二测试开关导通。
前述的用于测试连接垫的电路，其中该第一个连接垫、该第 一个测试开关、该第二测试开关、该第二连接垫、该连接垫开关、 该测试电路设置于一个集成电路。
前述的用于测试连接垫的电路，其中该至少 一 个测试电路包
含 一个第一个测试电路，耦接该第一个测试开关；以及一个第 二测试电路，耦接该第二测试开关。
前述的用于测试连4妄垫的电路，其中该测试电路包含 一个 输出端；以及一个二极管，其耦接于一个接地端与该输出端之间。
前述的用于测试连接垫的电路，其中该测试电路包含 一个 第一二极管，其一端耦接于一个接地端； 一个第二二极管，其一
端耦接于该第一二极管的另一端； 一个输出端，其耦接于该第二 二极管的另一端。
前述的用于测试连接垫的电路，其中该第 一 个测试开关与该 第二测试开关分别为 一 个晶体管。前述的用于测试连接垫的电路，其中该连接垫开关为 一个晶 体管。
为实现本发明的目的及解决其技术问题，本发明还通过以下 技术方案来实现。本发明提供一种用于测试连接垫的电路，其应
用于测试M个连接垫，其特征在于，该电路包含至少一个测试 电路；M个测试开关，其分别耦接该些连4妻垫与该测试电路之间； M-l个连接垫开关，其分别耦接于该些连接垫之间；其中，M大 于2。
前述的用于测试连接垫的电路，其中该些连接垫的其中 一个 连接垫更耦接 一 个测试装置的多个测试探针的其中 一 个测试探 针，该测试探针传送一 个测试讯号至该测试探针耦接的该连接 垫，该测试讯号从该测试探针耦接的该连接垫经所耦接的该测试 开关传送至该测试电路或从该测试探针耦接的该连接垫透过至 少一个连接垫开关、至少一个连接垫、另一个测试开关传送至该 测试电路。
前述的用于测试连接垫的电路，其中该些连接垫、该些测试 开关、该些连接垫开关与该测试电路设置于一个集成电路。
前述的用于测试连接垫的电路，其中该至少 一 个测试电路包 含M个测试电路，分别耦接该些测试开关。
前述的用于测试连接垫的电路，其中该测试电路包含 一个 输出端；以及一个二极管，其耦接于一个接地端和该输出端之间。
前述的用于测试连接垫的电路，其中该测试电路包含 一个 第一二极管，其一端耦接于一个接地端； 一个第二二极管，其一 端耦接于该第一二极管的另一端； 一个输出端，其耦接于该第二二极管的另一端。
前述的用于测试连接垫的电路，其中该些测试开关分别为一 个晶体管。
前述的用于测试连接垫的电路，其中该些连接垫开关分别为 一个晶体管。
与以前技术相比，本发明的有益效果是本发明可通过测试 开关结合连接垫开关使单一个测试探针可透过耦接一个连接垫， 而测试更多连接垫，以减少测试探针的数量并降低测试装置的设 计难度与测试成本。
图1为习知测试装置测试集成电路的连接垫的示意图2为习知测试连^妻垫的一个实施例的示意图3为本发明的一个实施例的电路图4A为图3测试第一个连接垫的示意图4B为图3测试第二连接垫的示意图5为本发明的的电路图6A为图5测试第一个连接垫的示意图6B为图5测试第二连接垫的示意图7为本发明的另一个实施例的电路图8A为图7测试第一个连接垫的示意图8B为图7测试第二连接垫的示意图8C为图7测试第三连接垫的示意图9为本发明的另一个实施例的电路图；图10A为图9测试第一个连接垫的示意图； 图IOB为图9测试第二连接垫的示意图；以及 图IOC为图9测试第三连接垫的示意图。
图号说明
10测试装置102测试埠
104测试纟冢针20晶圆
22集成电路晶片222连接垫
224测-试电^各226输出端
30电路32第一个连接垫
34第二连接垫36第一个测试开关
38第二测试开关40连接垫开关
42第一个测试电路422第一二极管
424第二二极管426输出端
44第二测试电^各442第一二极管
444第二二极管446输出端
48测试探针50第三连接垫
52第三测试开关54第三测试电路
542第一二极管544第二二极管
546输出端56第二连接垫开关
具体实施例方式
为使审查委员对本发明的结构特征及所达成的功效有更进 一步的了解与认识，谨佐以较佳的实施例及配合详细的说明，说明如后
本发明主要是将集成电路晶片的所有连接埠分组成多个组 连接埠，而每组连接埠仅利用单一个测试探针即可测试该组所有
的连接埠，而达到减少测试装置的测试探针数量的目的。以下是 举例说明本发明的技术特征。
请参阅图3，其为本发明的一个实施例的电路图。此实施例 是以集成电路晶片中的两连接垫32、 34为一组连接埠的测试方 式，进行说明。如图所示，本实施例用于测试第一个连接垫32 与第二连接垫34的电路30，其包含一个第一个测试开关36、 一 个第二测试开关38、 一个连接垫开关40、 一个第一个测试电路 42与一个第二测试电蹈"4，第一个测试开关36耦接第一个连接 垫32与第一个测试电路42之间，第二测试开关38耦接第二连 接垫34与第二测试电路44之间，连接垫开关40耦接第一个连 接垫32与第二连接垫34之间。第一个测试电路42包含一个第 一二极管422、 一个第二二极管424与一个输出端426,第一二 极管422的一个端耦接至一个接地端，而第二二极管耦接于 第一二极管的另一端与输出端426之间。第一个测试开关36耦 接于第一二极管422与第二二极管424之间。第二测试电路44 如同第一个测试电路42包含一个第一二极管"2、 一个第二二 极管444与一个输出端446,第一二极管442的一端耦接于接地 端，而第二二极管424则耦接于第一二极管442的另一端与输出 端446之间。第二测试开关38耦接于第一二极管442与第二二 极管444之间。上述的第一个测试开关36、第二测试开关38与 连接垫开关40的一个较佳实施例可为晶体管，例如金属氧化半导体场效晶体管(Metal Oxide Semiconductor Field Effect Transistor, MOS FET)。另夕卜，本发明的测试电路42、 44的另 一个较佳实施例，是可不需上述的第二二极管424、 444,即测 试电路42、 44的第一二极管422、 442分别耦接于输出端426、 446与掮「i也端之间。
请参阅图4A至图4B,其为图3测试连接垫的示意图。如图 4A所示，于测试第一个连接垫32时，测试装置的测试埠的其中 一个测试探针48会接触第一个连接垫32，此时第一个测试开关 36为导通状态，第二测试开关38与第一个连接垫开关40为截 止状态，因此，第一个连接垫32经由第一个测试开关36耦接第 一个测试电路42，测试探针48所输出的测试讯号会经由第一个 连接垫32与第一个测试开关36传送至第一个测试电路42,如 此测试讯号即会经过第二二极管424,而在第一个测试电路42 的输出端426输出一个输出讯号，如此藉由侦测输出端426是否 输出该输出讯号即可得知第一个连接垫32是否正常。
承接上述，当完成图4A测试第一个连接垫32的动作后，接 续如第五B图所示，进行测试第二连接垫34。于此时，第一个 测试开关36会截止，而第二测试开关38与第一个连接垫开关 40会导通，因此，第一个连接垫32经由第一个连接垫开关40、 第二连接垫34与第二测试开关38耦接至第二测试电路44,也 就是测试探针48所输出的测试讯号会经由第一个连接垫32、第 一个连接垫开关40、第二连接垫34与第二测试开关38传送至 第二测试电路44,因为测试讯号必须经过第二连接垫34而传送 至第二测试电路44，如此第二测试电路44的输出端446是否可输出该输出讯号，即可得知第二连接垫34是否正常，所以本发 明仅要利用耦接于第一个连接垫32的测试探针48即可测试第二 连接垫34是否正常，而不需再另外使用测试纟笨针测试第二连接 垫34,所以本发明可减少测试探针的数量。举例来说，若每一 集成电路晶片具有256个连接垫，用于连接外部电路，则习知测 试装置需利用256支测试探针耦接该些连接垫，但本实施例可将 集成电路晶片的256个连接垫分成128组连接埠，且每一组连接 埠分别包含二连接垫与上述的电路30,而每一组连接埠透过电 路30仅需利用一个测试探针即可测试二连接垫，因此，本实施 例让习知测试装置仅需利用128支测试探针分别测试128组电 路，所以本发明使测试装置减少使用耦接连接垫的测试探针，而 降低测试装置的设计难度，以及降低成本。
另外，上述测试开关36、 38与连接垫开关40的导通/截止， 是透过外部下达控制命令至集成电路晶片，以控制测试开关36、 38与连接垫开关40的导通/截止，例如透过测试机台，此乃为 一般常用的测试技术，在此不再赘述。
请参阅图5，其为本发明的另一个实施例的电路图。其中图 3与图5的差异在于图5的电路30合并测试电路以测试第一个 连接垫32与第二连接垫34,也就是将测试电路合并为第一个测 试电路42，以测试第一个连接垫32与第二连接垫34，也就是说 第一个测试开关36与第二测试开关38耦接第一个测试电路42。 一开始测试第一个连接垫32时，其如图7A所示，测试探针48 是接触第一个连接垫32,此时第一个测试开关36导通，且第二 测试开关38与第一个连接垫开关40截止，测试讯号即经由第一个连接垫32与第一个测试开关36传送至第一个测试电路42; 当图7A的第一个连接垫32测试完成后，如图7B所示，接续测 试第二连接垫34,测试探针48是继续耦接第一个连接垫32,此 时第二测试开关38与第一个连接垫开关40导通，且第一个测试 开关36截止，测试讯号即经由第一个连接垫32、第一个连接垫 开关40、第二连接垫34与第二测试开关38传送至第一个测试 电路42。由本实施例可知，本发明除了可减少测试探针数量的 外，更可利用多个测试开关耦接同一个测试电路，而减少测试电 路的数量，以相对降低测试电路所占用的面积，进而减少更多成 本。
请参阅图7，其为本发明的另一个实施例的电路图。其中图 5与图7的差异在于图7更测试第三连接垫50,第一个测试开关 36、第二测试开关38与一个第三测试开关52分别耦接第一个测 试电路42、第二测试电路44与第三测试电3各54,且图7的电路 30更包含一个第二连接垫开关56,其中第三测试电路54包含一 个第一二极管542、 一个第二二极管544与一个第三输出端546, 第三测试开关52与第二连接垫开关56亦分别为一个晶体管，例 如:金属氧化半导体场效晶体管。第二连接垫开关52耦接于第二 连接垫34与第三连接垫50之间，第三测试开关52耦接于第三 连接垫50与第三测试电路54之间，第一二极管542的一端是耦 接一个接地端，第三测试开关52是耦接于第一二极管542与第 二极管544之间。此外，本发明的第一个连接垫31、第二连接 垫34与第三测试电路54的另一个实施例，是可不需上述的第二 二极管544,即测试电路54的第一二极管542分别耦接于输出端546与4妾;也端之间。。
请参阅图8A至图8C,其为图7测试连接垫的示意图。本发 明是透过测试开关轮流导通，且连接垫开关对应测试开关的导通 顺序而依序导通，当测试第一个连接垫32时，如图8A所示，测 试探针48接触第一个连接垫32,第一个测试开关36导通，第 二测试开关38、第一个连接垫开关40、第二连接垫开关56与第 三测试开关52皆截止，测试讯号即经由第一个连接垫32与第一 个测试开关36传送至第一个测试电路42;于图8A的第一个连 接塾32完成测试后，接续测试第二连接垫34,其如图8B所示， 测试探针48继续耦接第一个连接垫32，此时，第二测试开关38 与第一个连接垫开关40导通，第一个测试开关36与第三测试开 关52截止，当测试探针48接触第一个连接垫32时，测试讯号 即经由第一个连接垫32、第一个连接垫开关40、第二连接塾34 与第二测试开关38传送至第二测试电路44。
于完成第二连接垫34的测试后，接续测试第三连接垫50, 其如图8C所示，测试探针48仍耦接第一个连接垫32,此时， 第三测试开关52、第一个连接垫开关40与第二连接垫开关56 导通，第一个测试开关36与第二测试开关38截止，测试讯号即 经由第一个连接垫32、第一个连接垫开关40、第二连接垫34、 第二连接垫开关56、第三连接垫50与第三测试开关52传送至 第三测试电路54。如此即完成第一个连接垫32、第二连接垫34 与第三连接垫50的测试，且一个测试探针即可测试三个连接垫， 所以本发明更可将测试装置的测试探针数量减少至三分的一，此 外，若测试装置量测紧密排列的连接垫，则更轻易完成，无需担心是否有接触不良的问题。
另外，上述测试开关50与连接垫开关56的导通/截止，亦 透过外部下达控制命令至集成电路晶片，以控制测试开关50与 连接垫开关56的导通/截止，例如透过测试机台，此乃为一般常 用的测试技术，在此不再赘述。
请参阅图9，其为本发明的另一个实施例的电路图。其中图 7与图9的差异在于图9的电路30合并测试电3各以测试第一个 连接垫32、第二连接垫34与第三连接垫50,也就是将测试电路 合并为第一个测试电路42，以测试第一个连接垫32、第二连接 垫34与第三连接垫50,也就是说第一个测试开关36、第二测试 开关38与第三测试开关52耦接第一个测试电3各42。当测试第 一个连接垫32时，如图10A所示，测试探针48耦接第一个连接 垫，此时，第一个测试开关36导通，第二测试开关38、第一个 连接垫开关40、第二连接垫开关56与第三测试开关52截止， 测试讯号即经由第一个连接垫32与第一个测试开关36传送至第 一个测试电路42;于第一个连接垫32完成测试后，接续测试第 二连接垫34,如图10B所示，测试探针48继续耦接第一个连接 垫32,第二测试开关38与第一个连接垫开关40导通，第一个 测试开关36、第二连接垫开关56与第三测试开关52截止，测 试讯号即经由第一个连接垫32、第一个连接垫开关40、第二连 接垫34与第二测试开关38传送至第二测试电路44。
当完成第二连接垫34的测试后，接续测试第三连接垫50, 如图10C所示，测试探针48仍第一个连接垫32,此时，第三测 试开关52、第一个连接垫开关40与第二连接垫开关56导通，第一个测试开关32与第二测试开关54截止，测试讯号即经由第 一个连接垫32、第一个连接垫开关40、第二连接垫34、第二连 接垫开关56、第三连接垫50与第三测试开关52传送至第三测 试电路54。如此本发明将集成电路晶片的所有连接垫分为多个 组连接埠，且每组连接埠包含三个连接垫后，由于每组连接埠仅 耦接一个测试探针，且每组连接埠仅需设置一个测试电路，因此， 本发明不仅减少测试探针数量为原来三分的 一 ，更可减少测试电 路所占用的面积，进而降低成本。
由以上实施例可知，本发明主要是将单一 集成电路晶片的所 有连接垫分组成多个组连接埠，若每组连接埠有M个连接垫，则 每组连接埠的电路包含M-1个连接垫开关、M个测试开关与M个 测试电路，该些测试开关分别耦于该些连接垫与该些测试电路之 间，该些连接垫开关分别耦接于该些连接垫之间，如此每组连接 埠在仅需一个测试探针测试M个连接垫下，测试装置仅需M分的 一的测试探针数量即可测试单 一 集成电路晶片的所有连接垫，也 就是本发明的电路使测试装置可利用较少数量的测试探针，用于 测试单一集成电路晶片的所有连接垫，进而减少成本。此外，该 些测试电路更可合并成一个测试电路，其耦接该些测试开关，以 分别从该些测试开关耦接的连接垫接收测试讯号，用于分别测试 该些测试开关耦接的连接垫，因此，本发明的电路更让每组连接 埠减少测试电路所占用的面积，进而减少更多成本。
综上所述，本发明用于测试连接垫的电路，其利用多个测试 开关分别耦接于多个连接垫与至少一个测试电路之间，多个连接 开关分别耦接该些连接垫之间，如此藉由测试开关与连接开关的配合即可利用单一个测试探针测试多个连接垫，而让测试集成电 路晶片的多个连接垫的测试探针数量减少，如此即可简化用于测 试连接垫的测试装置，且可利用少数测试电路对连接垫进行测 试，所以可简化测试电路的数量以及降低测试电路所占用的面 积，进而可降低成本。
以上所述，仅为本发明的一个较佳实施例而已，并非用来限 定本发明实施的范围，凡依本发明权利要求范围所述的形状、构 造、特征及精神所为的均等变化与修饰，均应包括于本发明的权 利要求范围内。
权利要求
1、一种用于测试连接垫的电路，其用于测试一个第一个连接垫与一个第二连接垫，其特征在于，该电路包含至少一个测试电路；一个第一个测试开关，其耦接于该第一个连接垫与该测试电路之间；一个连接垫开关，其耦接于该第一个连接垫与该第二连接垫之间；以及一个第二测试开关，其耦接于该第二连接垫与该测试电路之间。
2、 如权利要求1所述的用于测试连接垫的电路，其特征在 于，该第一个连接垫更耦接一个测试装置的多个测试探针的其 中一个测试探针，该测试探针传送一个测试讯号至该第一个连 接垫，该测试讯号从该第一个连接垫经该第一个测试开关传送 至该测试电路或透过该连接垫开关、该第二连接垫与该第二须'J 试开关传送至该测试电^%
3、 如权利要求1所述的用于测试连接垫的电路，其特征在 于，该第一个测试开关导通时，该连接垫开关与该第二测试开 关截止，该连接垫开关导通时，该第一个测试开关截止，且该 第二测试开关导通。
4、 如权利要求1所述的用于测试连接垫的电路，其特征在 于，该第一个连接垫、该第一个测试开关、该第二测试开关、 该第二连接垫、该连接垫开关、该测试电路设置于一个集成电路。
5、 如权利要求1所述的用于测试连接垫的电路，其特征在 于，该至少一个测试电^各包含一个第一个测试电路，耦接该第一个测试开关；以及 一个第二测试电路，耦接该第二测试开关。
6、 如权利要求1所述的用于测试连接垫的电路，其特征在 于，该测试电路包含一个输出端；以及一个二极管，其耦接于一个接地端与该输出端之间。
7、 如权利要求1所述的用于测试连接垫的电路，其特征在于，该测试电^各包含一个第一二极管，其一端耦接于一个接地端； 一个第二二极管，其一端耦接于该第一二极管的另一端； 一个输出端，其耦接于该第二二极管的另一端。
8、 如权利要求1所述的用于测试连接塾的电路，其特征在 于，该第 一个测试开关与该第二测试开关分别为 一个晶体管。
9、 如权利要求1所述的用于测试连接垫的电路，其特征在 于，该连接垫开关为一个晶体管。
10、 一种用于测试连4妄垫的电^^,其应用于测试M个连4妾垫，其特征在于，该电路包含 至少一个测试电i 各；M个测试开关，其分别耦接该些连接垫与该测试电路之间； M-l个连接垫开关，其分别耦接于该些连接垫之间； 其中，M大于2。
11、 如权利要求IO所述的用于测试连接垫的电路，其特征在于，该些连接垫的其中 一个连接垫更耦接一个测试装置的多个测试探针的其中 一 个测试探针，该测试:深针传送一 个测试讯 号至该测试探针耦4妻的该连接垫，该测试讯号,人该测试纟笨针耦 接的该连接垫经所耦接的该测试开关传送至该测试电路或从该 测试探针耦接的该连接垫透过至少 一个连接垫开关、至少 一个 连接垫、另一个测试开关传送至该测试电路。
12、 如权利要求10所述的用于测试连接垫的电路，其特征 在于，该些连接垫、该些测试开关、该些连接垫开关与该测试 电路设置于一个集成电路。
13、 如权利要求10所述的用于测试连接垫的电路，其特征 在于，该至少一个测试电路包含M个测试电路，分别耦接该些测试开关。
14、 如权利要求10所述的用于测试连接垫的电路，其特征 在于，该测试电路包含一个输出端；以及一个二才及管，其耦接于一个接地端和该输出端之间。
15、 如权利要求IO所述的用于测试连接垫的电路，其特征 在于，该测试电路包含一个第一二极管，其一端耦接于一个接地端； 一个第二二极管，其一端耦接于该第一二极管的另一端； 一个输出端，其耦接于该第二二极管的另一端。
16、 如权利要求10所述的用于测试连接垫的电路，其特征 在于，该些测试开关分别为一个晶体管。
17、如权利要求10所述的用于测试连接垫的电路，其特征 在于，该些连接垫开关分别为一个晶体管。
全文摘要
本发明是一种用于测试连接垫的电路，其用于测试多个连接垫，该电路包含至少一个测试电路、多个测试开关、多个连接垫开关，其中该些测试开关分别耦接于测试电路与该些连接垫之间，该些连接垫开关分别耦接该些连接垫之间，如此藉由该些连接垫开关与该些测试开关的配合，即可减少用于测试连接垫的测试装置的测试探针数量，进而降低设计测试装置的难度，且可减少成本。
文档编号G01R31/04GK101545942SQ20081008423
公开日2009年9月30日 申请日期2008年3月27日 优先权日2008年3月27日
发明者陈英哲 申请人:矽创电子股份有限公司