专利名称：连接测试装置与方法及使用该装置的芯片的制作方法
技术领域：
本发明涉及一种连接测试装置与方法，且特别涉及一种在多芯片封装中(Multi-Chip Package)利用电流路径造成的电压变化，测试其芯片与芯片中连 接点是否确实连接的方法。
背景技术：
随着科技的进步，人们对于消费性电子产品的需求越来越大。且在强调 机动性与行动力的今天，过去那种提供强大功能的大型工具渐渐的被人们所 舍弃。取而代之的是可携性高且功能完备的行动电子产品。 一些新时代的产 品也因应而生。如可携带的音视频光盘系统，迷你型的个人电脑等。但由于 功能大幅增加，致使外挂的电子元件大量增加(如存储器、电源模块元件)， 在此尺寸必需减小但元件确增加的情形下，各大系统公司皆在缩小电路模块 的i果题上大花脑筋。也因此芯片上系统(SOC , System On Chip),封装内系 统(SIP, System In Package)技术因应而生。在封装内系统的要求下，多芯片封装成了第一个要挑战的目标。在现今 多芯片封装的技术中，最另人头痛的就算是量产测试的技巧了。由于将每个 功能差异甚大的芯片合并在一起时，单独测到各别芯片是否正常并不困难， 但是如果要测试到各芯片的每一个接点是否有接好，传统的方法中只能利用 两芯片相互握手(Hand-shake)来做检测。这种针对两芯片(或更多芯片)间的相 关功能、操作来做量产测试需要通过大量的测试图样(Test Pattern)经由测试 机台来完成的。大量的测试图样花费很长的测试时间及很高的测试费用。而 通过功能测试又不能保证有足够高的错误涵盖率(Fault Coverage)。况且就 算测出有问题的芯片，也无法清楚知道是那一些连接错误所造成的功能错 误。这对整个后续的工程分析， 一点助益都没有。发明内容本发明提供一种连接测试装置，用以做为第一基板和第二基板连接测试
的装置。此装置可以针对两基板之间的的各个连接做独立的测试。本发明提供一种连接测试方法，来达成针对第一、第二基板之间的的各个连接点测试的方法。本发明提出一种芯片，以利用内建测试电路来完成各连接测试。 本发明提出一种连接测试装置，用以测试一第一基板与一第二基板之间的连接。该连接测试装置包括 一电荷源、 一电荷吸收单元及一比较器。电荷源配置在第一基板，用以在一测试期间提供电荷至该连接的第一端。电荷 吸收单元配置在第二基板，用以在测试期间自该连接的第二端吸收电荷。比 较器配置在第一基板，用以在测试期间比较该连接的第一端的电压与一参考 电压，以判断该连接是否正确。本发明提出 一种连接测试方法，用以测试第 一基板与第二基板之间的连接。该连接测试方法包括4是供一电荷源于该第一基^^反，使该电荷源在测试 期间提供电荷至该连接的第一端。提供一电荷吸收单元于第二基板，使电荷 吸收单元在该测试期间自该连接的第二端吸收电荷。在测试期间检测该连接 的第一端或第二端的电压，以判断该连接是否正确。本发明提出一种芯片，包括核心电路、输出端、以及测试电路。输出端 耦接核心电路。测试电路耦接输出端。测试电路包括电荷源、开关单元及比 较器。电荷源在测试期间提供电荷至输出端，而开关单元在测试期间导通电 荷源与输出端。比较器在测试期间比较输出端的电压与一参考电压，以判断 输出端与第二芯片之间的 一连接是否正确。本发明因采用电流路径连接测试的结构，因此可以针对多基板模块(例 如多芯片封装集成电路)的连接测试独立进行。如此便可以简单并快速的完 成该连接测试。节省测试成本。并且在当有不良连接发生时，可以立即清楚 知道不良的位置进而发现问题并解决它。有助于量产良率与稳定度的提升。为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并 配合附图，作详细i兌明如下。
图1是本发明的连接测试第一实施例。 图2是本发明的连接测试第二实施例。 图3是本发明的连接测试第三实施例。
主要元件符号说明101、 201:第一基板102、 202:第二基板103、 104:焊盘 105、 106:核心电^各 301:第一芯片302:第二芯片 304:第一核心电路 305:第二核心电路 VC1、 VC2、 VC3:电荷源 C0MP1、 COMP2、 COMP3:比较器 VREF1、 VREF2、 VREF:参考电压 X、 X2:比较器的第二输入端BL1、 BL2、 BL3、 BL4:第一基板与第二基板的连接OUTl、 OUT2、 OUT3:比较器的输出端DlOl、 D201、 ESD3—P、 ESD4—P:第一电荷吸收单元D102、 D202、 ESD3—N、 ESD4—N:第二电荷吸收单元ESDI—P、 ESD2—P:静电放电防护P型二极管ESDI—N、 ESD2—N:静电放电防护N型二极管PAD1_1、 PAD 1—2、 PAD2J、 PAD2一2 :焊盘MUX1—1 :第一开关单元MUX1—2 :第二开关单元VDD—A :第一基板的系统电源轨线VDD—B :第二基板的系统电源轨线VSS—A :第一基板的系统接地轨线VSS—B :第二基板的系统接地轨线具体实施方式
图1绘示为连接测试装置的一实施例。请参照图1，第一基板(例如是 集成电路芯片101)的核心电路105与第二基板(例如是另一个集成电路芯 片102)的核心电路106是通过输出端(例如是焊盘103)、连接BU与另
一个输出端(例如是焊盘104)相互接连。连接BL1可以是焊盘103与焊盘 104之间的焊接线。连接测试装置用以测试芯片101与芯片102的间的连接 BU。在本实施例中，芯片101利用内建测试电路来完成连接BL1的测试。此 内建测试电路包括电荷源VC1与比较器C0MP1。芯片102包括第一电荷吸 收单元DIOI、第二电荷吸收单元D102。电荷吸收单元D101与电荷吸收单 元D102共同耦接于连接BL1的第二端(即焊盘104 )。电荷吸收单元D101 另耦接到芯片102的系统电源轨线VDD—B,而电荷吸收单元D102则另耦 接到芯片102的系统接地轨线VSS_B。其中电荷吸收单元DIOI、 D102为二 极管电路，且可以为形成二极管连接的晶体管所构成。在另一实施例中，亦 可以利用配置在芯片102的静电放电(electrostatic discharge, ESD )防护元件 来实现电荷吸收单元D101与D102。电荷源VC1的一端耦接于芯片101的系统电源轨线VDD—A。电荷源 VC1可以任何手段实现，例如使用上拉电阻实现电荷源VC1,或是以晶体管 实现电荷源VC1。另外在连接测试装置中，比较器C0MP1的第一输入端接 收参考电压VREF1，而第二输入端X则耦接至连接BL1的第一端(即焊盘 103)。其中，使用本发明的人可以视其需求而设定参考电压VREF1,例如 将该参考电压VREF1设定为等同于第一电荷吸收单元D101的导通电压 (turn-on voltage)值。在连接测试期间，将芯片101的系统电源轨线VDD—A耦接至系统电压， 而将芯片102的系统电源轨线VDD一B接地。因此在连接测试装置冲，若在 该连接BL1良好的连接情况下，配置在芯片101的电荷源VC1与配置在芯 片102的电荷吸收单元DIOI将形成一电流路径。亦即，第一电荷吸收单元 D101将会因其前向偏压(forward bias)大于其导通电压而导通，因此电荷源 VC1将提供电荷输出，并由第一电荷吸收单元DIOI吸收电荷。因此，在连 接BL1的第一端(或第二端)的电位相近于第一电荷吸收单元DIOI导通电 压。若连接BL1的连接情况不正确(例如断线)，则电荷源VCl与电荷吸 收单元DIOI之间的电流路径阻抗会很大，使得连接BL1的第一端的电位会 远大于第一电荷吸收单元DIOI导通电压。在本实施例中，连接BLl的第一 端的电位基本上可以等于系统电压。换句话说，在该测试期间，比较器COMP1检测连接BL1的其中一端电
压，以判断该连接BL1是否正确。亦即，比较器C0MP1将会对连接BL1 的第一端(即焊盘103 )的电压及参考电压VREF1作比较。若连接BL1为 正确，因该连接BL1的第一端的电压与参考电压VREF1相近，而由比较器 C0MP1的输出端0UT1输出代表正确的逻辑电平，便可得知该连接BL1有 确实被连接。若在该连接BL1并非为良好连接时，该连接BL1的第二端将 会呈现高阻抗(high impedance)的状态。此时连接BL1的第一端也会因电荷 源VC1而被上拉到接近系统电源的电压电平。因该连接BL1的第一端的电 压较参考电压VREF1为大，而使比较器C0MP1的输出端OUT1输出代表 错误的逻辑电平，便可得知该连接并没有确实被连接。图2绘示为连接测试装置的另一实施例。请参照图2，第一基板(例如 是集成电路芯片201)的核心电路205与第二基板(例如是另一个集成电路 芯片202)的核心电路206是通过输出端(例如是焊盘203 )、连接BL2与 另 一个输出端(例如是焊盘204 )相互接连。连接BL2可以是焊盘203与焊 盘204之间的焊接线。连接测试装置用以测试芯片201与芯片202的间的连 接BL2。在本实施例中，芯片201利用内建测试电^ 各来完成连接BL2的测 试。此内建测试电路包括电荷源VC2与比较器COMP2。芯片202包括第一 电荷吸收单元D201与第二电荷吸收单元D202。电荷吸收单元D201与电荷 吸收单元D202共同耦接于连接BL2的第二端(即焊盘204)。电荷吸收单 元D201另耦接到芯片202的系统电源轨线VDD一B ，而电荷吸收单元D202 则另耦接到芯片202的系统接地轨线VSS_B。其中，电荷吸收单元D201、 D202为二极管电路，且可以为形成二极管连接的晶体管所构成。在另一实 施例中，亦可以利用配置在芯片202的ESD防护元件来实现电荷吸收单元 D101与D102。在本实施例中，电荷源VC2的一端耦接于芯片201的系统接地轨线 VSS_A。电荷源VC2可以任何手段实现，例如使用下拉电阻实现电荷源VC2， 或是以晶体管实现电荷源VC2。另外在连接测试装置中，比较器COMP2的 第一输入端接收参考电压VREF2，而第二输入端X则耦接至连接BL2的第 一端(即焊盘203 )。其中，使用本发明的人可以视其需求而设定参考电压 VREF2,例如将该参考电压VREF2设定为等同于系统电源电压减去第二电 荷吸收单元D202的导通电压的值。在连接测试期间，将芯片202的系统接地轨线VSS—B耦接至系统电压，
而将芯片201的系统接地轨线VSS—A接地。因此在连接测试装置中，若在 该连接BL2良好的连接情况下，配置在芯片201的电荷源VC2与配置在芯 片202的电荷吸收单元D202将形成一电流路径。亦即，第二电荷吸收单元 D202将会因前向偏压大于其导通电压而导通，因此电荷源VC2将提供电荷 输出，并由第二电荷吸收单元D202吸收电荷。因此在该连接BL2的第一、 或第二端上将会有一个相近于系统电压减去第二电荷吸收单元D202导通电 压的电位。比较器C0MP2将会对该连接的第一端上的电压及参考电压 VREF2作比较，因该连接BL2的第一端的电压与参考电压VREF2相近，而连接BL2为正确。若在该连接BL2的连接情况不正确(例如断线)时，该连接BL2的第 二端将会呈现高阻抗的状态。亦即，电荷源VC2与电荷吸收单元D202的间 的电流路径阻抗会4艮大。该连接BL2的第一端也会因电荷源VC2而被下拉 到接近系统的接地电平。比较器COMP2将会对该连接BL2的第一端上的电 压及参考电压VREF2作比较，而使比较器输出端OUT2输出代表错误的逻 辑电平，便可得知该连接并没有确实被连接。图3绘示为另一实施例的连接测试装置。第一基板(例如是集成电路芯 片301)的核心电路304与第二基板(例如是另一个集成电路芯片302)的 核心电路305是通过开关单元(例如开关单元MUX1—1与MUX1—2)、输 出端(例如是焊盘PAD1—1与PAD1—2 )、连接线(例如连接BL3与BL4 )、 与另一个输出端(例如是焊盘PAD2—1与PAD2—2)相互接连。连接BL3与 BL4可以是焊盘与焊盘之间的焊接线。例如，在芯片301、 302间，可以利 用打线(bonding)手段将第 一连接BL3的二端分别焊接在焊盘PAD1—1与焊盘 PAD2—1,而将第二连接BL2的二端分别焊接在焊盘PAD1_2与焊盘 PAD2—2。连接测试装置用以测试芯片301与芯片302的间的连接。在本实 施例中，芯片301利用内建测试电路来完成连接BL3、 BL4等的测试。此内 建测试电路包括有开关单元MUX1一1、开关单元MUX1—2、电荷源VC3、 比较器COMP3。通常为了保护芯片上的核心电路不因静电放电而受损，因此会在焊盘周 围配置至少一个静电放电元件。在本实施例中，静电放电元件ESDI—P、 ESDI—N耦接至焊盘PADl—1,静电放电元件ESD2—P、 ESD2—N耦接至焊盘
PADl—2。相类似地，在芯片302中，静电放电元件ESD3—P、 ESD3—N耦接 至焊盘PAD2—1,静电放电元件ESD4—P、 ESD^N耦接至焊盘PAD2—2。在 本实施例中，将使用二极管，且可以为形成二极管连接的晶体管来实现静电 放电元件ESD3—P、 ESD3—N、 ESD4—P、与ESD4—N。在此将利用芯片302 中静电放电元件做为连接测试装置的电荷吸收单元，并配合芯片301中电荷 源VC3、比较器COMP3来实现连接测试装置。如图3所绘示，第一芯片301中，电荷源VC3的一端耦接于系统电源 轨线VDD—A,而另一端则耦接至第一开关单元MUX1—1、第二开关单元 MUX1—2的第一端。电荷源VC3可以任何手段实现，例如使用上拉电阻实 现电荷源VC3，或是以晶体管实现电荷源VC3。另外在连接测试装置中，比 较器COMP3的第一输入端接收参考电压VREF3,而第二输入端X则耦接 至第一开关单元MUX1—1、第二开关单元MUX1—2的第一端。其中，使用 本发明的人可以视其需求而设定参考电压VREF3,例如将该参考电压 VREF3设定为等同于电荷吸收单元(例如静电放电元件ESD3—P )的导通电 压(turn-on voltage)值。第一开关单元MUX1—1、第二开关单元MUX1—2的第二端耦接至核心 电路304。第一开关单元MUX1—1的第三端则耦接至焊盘PAD1—1。第二开 关单元MUX1—2的第三端则耦接至焊盘PADL2。在测试期间，各个开关单 元可以使其第三端连接至其第一端，而于正常操作期间使其第三端连接至其 第二端。因此，当欲测试连接BL3时，开关单元MUX1—1会电性连接电荷 源VC3与焊盘PAD1—1,而其他开关单元(例如开关单元MUX1—2 )会切断 电荷源VC3与其他焊盘(例如焊盘PAD1—2)的电性路径。当欲测试连接 BL4时，开关单元MUX1—2会电性连接电荷源VC3与焊盘PAD 1—2，而其 他开关单元(例如开关单元MUX1—1 )会切断电荷源VC3与其他焊盘(例 如焊盘PAD1_1 )的电性路径。在连接测试期间，将芯片301的系统电源轨线VDD—A耦接至系统电压， 而将芯片302的第一电荷吸收单元(例如静电放电元件ESD3—P)接地。因此 在测试期间的第一子期间，第一开关单元MUX1—1会电性连接电荷源VC3 与焊盘PADl一l,而其他开关单元(例如开关单元MUX1—2)会切断电荷源 VC3与其他焊盘(例如焊盘PAD1—2)的电性路径。此时若第一连接BL3为 正确(即良好连接)，则电荷源VC3将送出电荷由第一电荷吸收单元(静
电放电元件ESD3—P )吸收。再利用比较器COMP3比较该第一连接BL3的 第一端点电压及参考电压VREF3,并由该比较器COMP3的输出端OUT3 输出一代表连接正确的逻辑电平，便可得知该第一连接BL3有确实被连接。 而若该第一连接BL3非为良好连接，则该第一连接BL3的第一端点(焊盘 PAD1J)的电压将会接近系统电压。因此经由比较器COMP3比较其与参 考电压VREF3的差异，经由输出端OUT3输出代表错误的逻辑电平，便可 得知该第一连接BL3没有确实被连接。接下来在测试期间的第二子期间，第二开关单元MUX1—2会电性连接 电荷源VC3与焊盘PAD1—2,而其他开关单元(例如开关单元MUX1—1 )会 切断电荷源VC3与其他焊盘(例如焊盘PAD1J )的电性路径。而芯片302 的第二电荷吸收单元(例如静电放电元件ESD4—P)被接地。此时若第二连接 BL4为良好连接，则电荷源VC3将送出电荷由第二电荷吸收单元(静电放 电元件ESD4—P )吸收。再利用比较器COMP3比较该第二连接BL4的第一 端点电压及参考电压VREF3，并由该比较器COMP3的输出端OUT3输出一 代表正确的逻辑电平，便可得知该第二连接BL4有确实被连接。而若该第二 连接BL4非为良好连接，则该第二连接BL4的第一端点(焊盘PAD1—2 ) 的电压将会接近系统电压。再经由比较器COMP3比较与参考电压VREF3 的差异，经由其输出端OUT3输出代表错误的逻辑电平，便可得知该第二连 接BL4没有确实被连接。同理，重复上述测试操作，即可完成第一芯片301与第二芯片302的间 所有连接的测试。并利用测试中对每个连接测试的记录，即可知道每一个连 接是为正确连接与否。如此便可以简单并快速的完成该连接测试，以节省测 试成本。并且在当有不良连接发生时，可以立即清楚知道不良的位置进而发 现问题并解决该问题。有助于量产良率与稳定度的提升。综上所述，本发明只要利用简单的测试电路的建立，就可以完整的对多 芯片封装的连接作测试。且不需要如传统技术的大量的测试图样以及测试时 间，更可以明确清楚知道每一个连接的测试结果，对于封装工程分析上，也 助益良多。虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领 域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰， 因此本发明的保护范围当视所附权利要求书所界定者为准。
权利要求
1. 一种连接测试装置，用以测试一第一基板与一第二基板之间的一连接，该连接测试装置包括一电荷源，其配置在该第一基板，用以在一测试期间提供电荷至该连接的第一端；一电荷吸收单元，其配置在该第二基板，用以在该测试期间自该连接的第二端吸收电荷；以及一比较器，其配置在该第一基板，用以在该测试期间比较该连接的第一端的电压与一参考电压，以判断该连接是否正确。
2. 如权利要求1所述的连接测试装置，还包括一开关单元，其配置在该 第一基板，用以在该测试期间电性连接该电荷源及该连接的第一端。
3. 如权利要求1所述的连接测试装置，其中，当该连接正确，则该电荷 源得以通过该连接而与该第二基板上的该电荷吸收单元电性连接，使得该比 较器输出一第一值，以判断该连接为正确。
4. 如权利要求1所述的连接测试装置，其中，当该连接不正确，则该电 荷源与该第二基板上的该电荷吸收单元断接，使得该比较器输出一第二值， 以判断该连接为不正确。
5. 如权利要求1所述的连接测试装置，其中该第一基板为一第一芯片， 而该第二基板为一第二芯片。
6. 如权利要求1所述的连接测试装置，其中该电荷源包括一电流源。
7. 如权利要求1所述的连接测试装置，其中该电荷源包括一上拉电阻， 其第 一端耦接一系统电压，而其第二端耦接至该连接的第 一端。
8. 如权利要求1所述的连接测试装置，其中该电荷源包括一下拉电阻， 其第一端耦接一接地电压，而其第二端耦接至该连接的第一端。
9. 如权利要求1所述的连接测试装置，其中该电荷吸收单元包括一静电 放电元件。
10. 如权利要求1所述的连接测试装置，其中该电荷吸收单元包括一二极 管；在该测试期间，该二极管的阴极耦接一接地电压，而该二极管的阳极耦 接至该连接的第二端。
11. 如权利要求1所述的连接测试装置，其中该电荷吸收单元包括一二极管；在该测试期间，该二极管的阳极耦耦接一系统电压，而该二极管的阴极耦接至该连接的第二端。
12. 如权利要求1所述的连接测试装置，其中该第一基板与该第二基板之 间还包括一第二连接，而该连接测试装置还包括一第二电荷吸收单元，其配置在该第二基板，用以在该测试期间自该第 二连接的第二端吸收电荷；以及一第一开关单元，其配置在该第一基板，且耦接于该电荷源与该连接的 第一端之间，用以在该测试期间的第一子期间使该电荷源电性连接至该连接 的第一端；以及一第二开关单元，其配置在该第一基板，且耦接于该电荷源与该第二连 接的第一端之间，用以在该测试期间的第二子期间使该电荷源电性连接至该 第二连"l妄的第一端；其中该比较器还在该测试期间的第二子期间比较该第二连接的第 一端 的电压与该参考电压，以判断该第二连接是否正确。
13. 如权利要求12所述的连接测试装置，其中该第一开关单元与该第二 开关单元为多工器。
14. 一种连接测试方法，用以测试一第 一基板与一第二基板之间的一连 接，该连接测试方法包括提供一电荷源于该第一基板，使该电荷源在一测试期间提供电荷至该连 接的第一端；提供一电荷吸收单元于该第二基板，使该电荷吸收单元在该测试期间自 该连接的第二端吸收电荷；以及在该测试期间检测该连接的第 一端或第二端的电压，以判断该连接是否 正确。
15. 如权利要求14所述的连接测试方法，其中，于该检测步骤中，还包 括依据 一 比较器的 一 参考电压以判断该连接是否正确。
16. 如权利要求14所述的连接测试方法，其中该第一基板与该第二基板 之间还包括一第二连接，而该连接测试方法还包括提供一第二电荷吸收单元于该第二基^反，使该电荷吸收单元在该测试期 间自该第二连接的第二端吸收电荷；在该测试期间的第 一子期间检测该连接的第 一端或第二端的电压，以判 断该连接是否正确；以及在该测试期间的第二子期间检测该第二连接的第 一端或第二端的电压， 以判断该第二连接是否正确。
17. —种芯片，包括 一核心电路；一输出端，耦接该核心电路；以及一测试电路，耦接该输出端，其中该测试电路包括一电荷源，用以在 一 测试期间提供电荷至该输出端；一开关单元，用以在该测试期间电性连接该电荷源与该输出端；以及一比较器，用以在该测试期间比较该输出端的电压与 一参考电压， 以判断该输出端与 一第二芯片之间的 一连接是否正确。
18. 如权利要求17所述的芯片，其中，当该连接正确，则该电荷源得以 通过该连接而电性连接至该第二芯片，使得该比较器输出一第一值，以判断 该连4妄为正确。
19. 如权利要求17所述的芯片，其中，当该连接不正确，则该电荷源与 该第二芯片断接，使得该比较器输出一第二值，以判断该连接为不正确。
20. 如权利要求17所述的芯片，其中该开关单元在该测试期间的第一子 期间导通该电荷源与该输出端，而该芯片还包括一第二输出端，耦接该核心电路；以及一第二开关单元，其耦接于该电荷源与该第二输出端之间，用以在该测 试期间的第二子期间导通该电荷源与该第二输出端；其中该比较器还在该测试期间的第二子期间比较该第二输出端的电压 与该参考电压，以判断该第二输出端与该第二芯片之间的一第二连接是否正
全文摘要
一种连接测试装置与方法及使用该装置的芯片。此方法可以应用在多芯片封装模块中的芯片与芯片的连接测试中。主要在解决传统多芯片连接测试需要大量的测试图样，而延生出大量的测试时间及成本。且测试失败后难以分析连接错误的情形。本发明可以利用芯片中的静电保护电路导通时造成的电压改变，再通过一组比较电路来完成判断。并将该装置内建在芯片中，如此连接测试将可以快速且有效地被完成。且一旦有错误发生也可得知错误的连接引脚位置，有利于工程分析，进而可以有效降低测试成本。
文档编号G01R31/02GK101398463SQ20081008876
公开日2009年4月1日 申请日期2008年5月7日 优先权日2007年9月25日
发明者曾奕龙, 梁汉源, 郑如恬, 颜呈机 申请人:立景光电股份有限公司