专利名称：用于询问电子部件的方法和设备的制作方法
技术领域：
在IC制造之前、期间和之后无线测试晶圆上的一个或几个IC部件或作为IC和 部分的被制造组件的IC部件。
背景技术：
通常在制造过程结束时进行制造期间的集成电路(IC)测试。例如，首先制造完 整的晶圆，其包括100到1000个IC，然后对其进行切割以进行进一步测试。由于晶圆上 放置的结构具有脆弱的属性，一般在制造结束时进行晶圆测试，所述结构首先是晶体管 或有源元件，然后是一系列用于互连的导电结构，通常是金属化导电结构，以及绝缘结 构。通常，构建输入/输出(I/O)焊盘和结构，提供用于探针测试的接触。探针测试必然要求至少一个探针和对应的I/O焊盘之间有至少一个物理接触。 这种接触可能无法重复，或可能无法可靠地执行，因为可能会因为物理接触导致损伤。 因此，希望能够无需物理接触就进行测试。这样的测试方法被称为无接触或无线测试。特别具有挑战性且成本高的是工艺监测，其中对关键工艺参数进行模拟和可变 测量。到目前为止，在这一层次上进行测试都要求从生产流水线取下晶圆并在线下进行 接触测试。优选进行线中无接触测试。这种技术的一个问题是其需要与要访问的装置物理接触。考虑集成电路的范 例。集成电路具有芯片上结构，用于将半导体芯片连接到外部世界。这些结构是导电 的，通常在属性上是金属的。通用结构(“触摸焊盘”或“结合焊盘”)包括焊盘和焊 球。典型地，在这些触摸焊盘处将测试针与电路接触，以便制造DC耦合的无线链接， 通过其测试集成电路。测试针的典型特性包括在接触点诱发压力的弹力和尖端形状。现代集成电路中通常用于耦合电子信号的触摸焊盘非常易碎且在机械探查期间 容易损伤。触摸焊盘的损伤可能导致集成电路故障。此外，与和结构的机械接触相关联 的机械应力常常在超过导电结构自身的集成电路中诱发应力，导致集成电路的额外故障 模式。这也造成了其它问题，因为在封装集成电路时稍后会使用这些结构。对触摸焊盘 造成的损伤使得难以将集成电路连接到其能够与其它电气系统接口连接的封装或衬底。这种物理损伤会导致问题的其它领域在封装级系统(“SiP”)集成中。已知制 造商希望SiP上没有焊盘被探查一次以上。这样的限制使得难以在组装工艺流程期间触及 多次。于是，测试已组装SiP装置和SiP的部件是对大规模采用该技术的严重障碍。在 使用堆叠方式的存储器件中已经广泛采用了 SiP，但其它领域中几乎没有接受SiP。无线 手机正开始加快SiP制造，但由于已知良好管芯(KGD)的测试可靠性，制造成品率是一 个主要问题。测试这种不同SiP模块是电子线路制造业中重要的且越来越严重的问题， 其中当前的测试技术仅允许在SiP完全组装和封装之后进行测试。对成本高度关注的消 费者和通信(主要是蜂窝电话)应用的快速增长使得这种问题更加严重。SiP被视为减少 上市时间的经济方式，其利用了微型衬底上的小的特定功能IC，而不是构建被称为片上 系统(SoC)的完全集成的IC的时间、成本和工作量。与SoC方案要昂贵很多的完全电路集成不同的是，SiP技术在要在一个SiP衬底上组装的分立IC中实现了最佳类别、最佳 成本或最佳混合技术。典型地，用于集成电路的封装仅包含一个半导体芯片。由于尺寸、成本和性能 的原因，常常希望在单个封装之内放置多个芯片。然而，如果在单个封装之内放置多个 未测试的电路，且单个芯片是有缺陷的，则变得成本极高，或者可能不适于更换或修理 单个有缺陷芯片。因此丢弃包括工作管芯的整个封装。这会导致成本增加。因此，希望在单个封装之内集成它们之前对集成电路进行完整地测试。然而， 在常规测试方法中经历的物理接触导致损伤时，变得难以利用SiP方法集成这些芯片。此 外自动测试设备(ATE)和晶圆探查环境涉及非常昂贵的设备，给在晶圆级进行测试带来 很大成本。于是，半导体制造商在测试成本和器件成品率之间进行平衡时陷入两难，因 此，必须要开发出在测试期间不损伤衬底的新技术。令人遗憾的是，测试SiP与测试IC是不同的。SiP测试的难题类似于系统或PCB 级别的测试，并与芯片测试的技术难题组合。后者的范例是精密放置SiP测试所需的测试 探针。SiP级集成的固有灵活性意味着，可以利用比单片方案更小的非再现工程学(NRE) 投资改变SiP上包括的特定IC。这意味着SiP测试方法也必需是灵活的。SiP中单个单 片IC的测试设计是不可用的，因为SiP通常不使用完全定制的IC。像PCB测试那样，IC测试已经演进到包括边界扫描测试，边界扫描测试包括在 很多芯片上并根据诸如用于测试IEEE 1149.1的JTAG标准的标准构建。边界扫描TAP技 术允许测试PCB上的IC，而无需个别探查IC管脚。这项技术克服了 SiP制造的两个主 要经济和技术难题，即测试覆盖度和处理量。这种方法也是经济的，因为其使用的是标 准的自动测试设备(ATE)基础设施和技术。对于SiP封装上的多器件测试，需要扩展到 标准边界扫描技术。询问电子部件而不对器件造成损伤是有利的。一种避免这种物理方式诱发的损 伤的方法是利用无线(而非有线)方式询问电子部件的方法根本避免物理接触。前面已 经描述了实现无线测试的方法。无线非接触测试可能会减轻很多上述SiP测试约束，允 许SiP制造的经济性和利用较少I/O集成更多测试功能的能力都得到显著改善。有几种得到验证的所提出的用于实现IC无接触测试的设备和方法，其中以下各 项代表一些现有技术· Moore等人在美国专利6,759,863中展示了如何可以在晶圆上放置无线测试结 构(环形振荡器)以对制造工艺进行检查。Moore等人在美国专利7,183,788和美国申请 20070162801中描述了晶圆上控制机构的各方面。· Slupsky等人在美国专利6,885,202和7,109,730中描述了针对晶圆上IC的微制
造和I/O基元。· Kwark在美国专利7,215,133中描述了利用单端输出进行管芯级别的区分。· Khandros等人在美国专利7,202,687和7,218,094中描述了传输到测试器的信
号形式。· Aghababazadeh等人在美国专利7,256,055中描述了使用热电偶结对结构进行
功率测试。· Walker等人在美国专利6,374,379中描述了用于监控和控制自动测试设备中的参数测量单元的低成本配置。该专利论述了 PMU的方框图实现。· Ralston-Good等人在美国专利申请2007239163-001中描述了晶圆上的管芯级
测试结构。· Roberts等人在美国专利7,242,209中公开了针对包括在IC中的测试元件的设 计。# Hess 等人在 2007 IEEE International Conference onMicroelectronic Test Structures, 3月19-22日，日本东京，论文7.4中描述了利用接触探针测试晶圆刻线中各 晶体管的阵列结构。· Sayil 等人在"Comparison of contactless measurement andtesting techniques to a new All-Silicon optical test andcharacterization method”，IEEE Transactions onlnstramentation and Measurement, vol.54, no.5, pp.2082-2089, 2005 年 10 月，中提供
了八种非接触探查方法的比较。CMOS管芯的光学测试尤其得到关注。用于无线通信的本方法是电感耦合方法。流经一个电感器的电流产生磁场，该 磁场延伸到电感器之外。该磁场在与第一电感器非常接近的另一电感器中诱发电流，将 两个电感器耦合在一起。然后使用RF技术在电感器之间发射数据。例如，可以由载波调制数字信号，然 后通过电感器驱动数字信号。接收电感器拾取该经调制波的一些部分，将信号传递到接 收机电路。RF技术用于发射数据的原因在于电感器有时被称为“天线”。已经针对各 种应用，例如时钟和数据传输研究了并继续研究很多微制造的天线设计。这些设计总体 上用于非测试应用，不满足诸如SiP测试的应用对成本、性能和数据完整性的要求。这 里给出的设计生成了满足SiP应用成本和性能目标的RF收发器。因为所述经济原因，专 门的RF CMOS技术和像SiGe的其它技术未被使用，但出于技术原因，在这些工艺中可 以实施这些概念。尽管很多设计可以用于以无线方式发射和接收数据，但很多设计在晶 圆测试应用中不适合，因为它们需要大的功率预算，或在被测器件(DUT)或探针上大量 的硅面积。此外，用于测试目的的比特误码率必须极其低。使用基于RF的互连缓解了对下触信号i/o(输入/输出)焊盘次数的需要。此 外，如上所述，KGD级获得显著改善，因为进行了更彻底的晶圆级测试。这两个好处结 合证明基于RF的互连提供了用于改善SiP工艺测试流程并因此改善制造成品率的手段。不过，该无线通信方法不限于电感耦合。有可能将其它形式的近场通信，例如 电容耦合，用于通信。而且，远场通信也是可行的技术，其中一个天线从发射天线接收 远场辐射。此外，可以使用诸如激光器、光电二极管和电光部件的光学方法来耦合电子 电路。另一种方法涉及使用诸如高速磁路(MR、GMR、TMR等)部件的磁性部件来耦 合电子电路。一种用于改善制造成品率的方法是在制造工艺流程期间执行SiP的测试。这种 测试能够在工艺早期发现缺陷，能够实施重做和修补，或可以丢弃部件，通过消除额外 工艺步骤及其关联的额外价值来减少丢弃成本。实施仅具有一个修补步骤的工艺可能对 制造成品率带来显著影响。SiP是利用与CMOS VLSI集成电路相同易受探针损伤的材料 制造的。然而，无线接入具有局限。一个局限是可能需要向要接入的器件提供功率。例如，可以向被接入芯片提供有限量的功率而不进行物理接触，但这一量的功率对于接入 这种芯片上复杂的多部件电路可能是不够的。因此，可能更有利的是开发一种用于接入 电子部件的方法，其中可以将探针配置成与无线接入和有线接入方法之一或两者接口连 接。一种允许物理探查而不导致损伤的方法是使物理接触“加强”。例如，使用经 得起多次触地或冶金术的厚金属，所述冶金术与用于集成电路的标准制造技术不兼容但 可应用于后期工艺中。这样的冶金术可以包括金触点、钨触点等。封装级系统测试测试SiP模块是电子制造业中重要的正出现的问题。在仅仅八年中，SiP封装已 经从封装IC市场的不到5%成长到接近50%。于是，在很短时间内SiP和SiP测试已经 称为数十亿美元的产业。半导体工业协会(SIA)将SiP定义为集成到单个封装中的半导 体、无源器件和互连的任意组合。SiP的经济性基于能够将多种不同技术(有源的和无源 的)组合到微型封装中。在使用一个衬底组合多个芯片和无源器件方面来讲，SiP类似于PCB (印刷电 路板)。SiP使用组合在微型封装中的无源衬底和各种技术，包括Si、SiGe、0.13um、 0.25um、数字、模拟、RF、裸露管芯、倒装芯片IC等。然而，与PCB不同的是，SiP 的微型尺寸排除了正常测试，因为信号连接和IC焊盘自身是微型的，难以接近或占据。 基于IC产业发展期间的经验，预计随着SiP演变成更复杂设计，测试SiP的成本比其制造 成本增加更快。SiP与填充器件的PCB相比具有功能复杂性，而且不能为内部信号提供接入或测 试点。经典的PCB测试已经演进到通过提供测试进入端(TAP)的概念来改善测试时间 和覆盖度，测试进入端通向PCB上的信号。对于测试进入端而言最通用的标准是JTAG IEEE 1149.1，测试进入端用于辅助故障定位，从而能够以有效率的方式进行PCB修理和 重测。考虑到它们的组装和构造方法，修理和重测SiP是不可行的。测试SiP与测试IC 是不同的。SiP测试的难题类似于系统或PCB级测试，并与芯片测试的技术难题组合。 后者的范例是精密放置SiP测试所需的测试探针。SiP级集成固有灵活性意味着，可以利 用比单片方案更小的非再现工程学(NRE)投资改变SiP上包括的特定IC。这意味着SiP 测试方法也必需是灵活的。SiP中单个单片IC的测试设计是不可用的，因为SiP通常不 使用完全定制的IC。像PCB测试那样，IC测试已经演进到包括边界扫描测试，边界扫 描测试包括在很多芯片上并被置入诸如用于测试IEEE 1149.1的JTAG标准中。JTAG TAP 技术允许测试PCB上的IC，而无需个别探查IC管脚。封装测试对于SiP封装而言仍然存在较早提到的PCB和IC测试问题，其中，向衬底上放 置一组VLSI IC和分立部件以产生紧凑系统。SiP组件包括裸露管芯和倒装芯片技术，以 在物理上很小但成本很低的封装中提供非常高级别的系统集成。此外，可以包括无源器 件作为分立部分，或甚至集成在SiP衬底中。SiP中使用的衬底正沿着与IC相同的道路 演进，特征越来越细，复杂性越来越大。能够同时在单个晶圆上生产大量的SiP造成瓶 颈，因为目前SiP测试是顺序执行的。向SiP衬底增加每个IC都会对生产期间的成品率造成负面影响。典型地，进行最后封装而不能在将器件添加到SiP衬底上时测试器件。即使在将器件添加到SiP时能 够测试器件，当前也不这样做，因为由于多个测试探针触地可能造成损伤而导致成品率 损失。SiP探针测试需要触地和刮擦IC焊盘。刮擦对焊盘造成一些损伤，这影响到将它 们引线结合到SiP的能力。另一个成本是需要针对每个制造步骤或个体SiP设计的多个探 针卡设计。在制造SiP期间封装前测试受限的另一个理由是，如果单独测试，信号/焊 盘的数量很大。此外，如果SiP上的IC焊盘易于进行大规模并行接触探针测试，在随后 的引线结合制造步骤中会有成品率损失。即使没有这些问题，由于制造SiP时使用的SiP 组件的三维属性和混合技术(倒装芯片，引线结合，表面安装，离散等)的原因，也难以 想象如何利用物理接触进行中间测试。尽管有技术可用于实现这样的测试，但成本会非 常高，需要在多个多级定制探针卡、测试站和时间上的投资，这会对SiP的经济性造成不 利。SiP设计发展获胜是由成本以及生产微型但先进产品的能力驱动的。使用已知良 好管芯(KGD)是一种提高产品成品率的方法。然而，对于SiP而言，出于成本和测试时 间的原因，并非总是可能的或可行的。于是，出于经济原因，电子制造商常常使用未测 试的SiP、部分测试的或仅进行了晶圆测试的管芯。这意味着按照当前的做法，内置入 SiP制造过程中的被拒部件和所造成的浪费水平增大。因为通常仅在封装之后测试SiP， 所以在起始管芯和最后封装的SiP之间产生测试覆盖间隙。这一间隙或测试盲区可能导 致问题，尤其是对于大量制造的产品来说，这是SiP技术的主要目标。因此提高成品率 非常困难，投入的组件和封装成本投入到所有单元，包括无功能的单元。没有流程中间 测试，就没有机会在制造价值链条的早期挑选出有缺陷的器件。完整的封装投资浪费在 无功能的SiP上，其状况只能在封装过程的结尾看到。安装管芯或无源器件时导致的成 品率损失保持不可见，在生产期间不能进行测试。在所有封装系统的一半是SiP且仅在 组装之后测试SiP的情况下，测试盲区带来了严重的经济成本。因此，需要一种快速、灵活和非破坏性方法和设备，用于测试诸如SiP的电子部 件。
发明内容
提供了一种用于在晶圆上或在衬底上的IC组件上无线测试一个或几个IC部件的 设备和方法。与现有技术方法相比，可以在IC制造之前、期间和之后使用该设备和方法。根据一个方面，提供了一种用于询问电子部件的设备，该设备由具有接口的主 体构成，该接口用于询问装置，以在可靠执行电子部件的多次分立询问而无需询问装置 物理接触电子部件时用作管道。根据另一方面，提供了一种用于询问电子部件的方法。第一步涉及提供具有接 口的主体，该接口用于询问装置以在测试电子部件时用作导管。第二步涉及经由主体的 接口执行电子部件的多次分立询问而无需询问装置物理接触电子部件。现代集成电路中通用于耦合电子信号的集成电路导电结构非常易碎且在机械探 查期间易受损伤。结构的损伤可能导致集成电路的故障。此外，与和结构的机械接触相 关联的机械应力常常向超过导电结构自身的集成电路中诱发应力，导致集成电路的额外故障模式。反复的物理接触导致引线结合故障并导致可靠性问题。与本方法和设备一起 提出的方法提供了一种耐用的接口，可以将该接口询问可能需要的次数以完成一系列分 立测试协议。这种询问可以通过无线探查、物理探查或两者都涉及的混合方式。根据一方面，提供了一种用于询问由衬底支撑的电子电路的设备。该设备包括 衬底外部的测试器，测试器包括测试器收发器。测试电路由衬底支撑并连接到电子电 路。测试电路包括处理器和与测试器收发器通信的测试电路收发器，用于从测试器向处 理器发射指令并从处理器向测试器发射询问结果。处理器处理来自测试器的指令以利用 与指令对应的询问来询问电子电路，处理器接收对应询问的结果。根据一方面，提供了一种用于在衬底上制造电子电路期间询问电子电路的方 法。所述方法包括如下步骤提供由所述衬底支撑并连接到所述电子电路的测试电路， 所述测试电路包括处理器和测试电路收发器；从测试器向所述测试电路发射指令；利用 所述处理器处理所述指令；以及利用与所述指令对应的询问来询问所述电子电路。根据一方面，提供了一种用于在制造电子电路期间询问由衬底支撑的电子电路 的方法。所述方法包括如下步骤提供由衬底支撑的测试电路，所述测试电路包括用 于与测试探针通信的测试电路收发器和用于处理来自所述测试探针的指令的处理器，所 述测试电路电连接到所述电子电路；指示所述测试电路利用第一询问来询问所述电子电 路；向所述电子电路应用制造步骤；以及指示所述测试电路利用第二询问来询问所述电 子电路。
通过以下描述，这些和其它特征将变得更加显而易见，在描述中参考了附图， 附图的目的仅在于例示，并非意在以任何方式进行限制，其中图Ia是示出了探针和对应的DUT (被测器件)的方框图。图Ib示出了图Ia的变化，实施的是利用多个天线的探针和DUT。图Ic示出了图Ia的变化，实施的是利用用于功率和信号传输的组合天线的探针 禾P DUT。图2是I-V测量系统的方框图。图3是电阻测量系统的方框图。图4示出了测试器(探针卡)的各部件和被测器件(IC/子电路/晶圆)之间的
相互通信。图5是示出了晶圆上测量系统的部件的图示。图6是晶圆上复用器开关的图示，其能够复用测试和晶圆上DUT资源以在各种 子元件或子DUT上执行各种测试。图7示出了四线或Kelvin测量，在本图中，被测子元件是电容器C。可以将这 一类似方法用于简单的和复杂的器件。图8示出了图6所示的晶圆上A/D转换器，以及用于产生模拟到数字转换的功 能和时间序列。图9示出了具有通信能力的晶圆上A到D或A到t转换器，以提供可控输出电 压，输出电压与作为时间函数的开关状态相关。
图10示出了 D/A转换器及其功能。图Ila到Ilc示出了可以测试的晶圆上DUT结构和子结构的范例。图12示出了要测试的多管芯板/SiP/MCM模块。图13示出了结合焊盘位置上或焊盘位置内部的IC上可用的管芯测试位置。图14示出了能够用于晶圆或SiP上同时测试多个DUT的多头探针头。图15示出了管芯划线干线和出现于管芯和划线区域内外的可能测试位置。图16示出了多管芯封装内测试，示出了能够用于封装测试或晶圆切割后的进一 步测试的方法和设备。图17示出了堆叠管芯到管芯测试，示出了该方法和设备如何能够用于测试堆叠管芯。图20a示出了单头晶圆测试，示出了在表征晶圆的单个测试部位进行测试。图20b示出了双头晶圆测试，示出了在多个部位上测试。图20c示出了多头晶圆测试配置。图21a示出了管芯和跨管芯测试结构和元件，示出了如何可以通过通往测试电路 外部的其它区域的互连跨管芯进行测试。图21b示出了相邻管芯测试，示出了在与测试部位相邻的管芯上执行的测试。图22示出了晶圆管芯测试，示出了测试电路部位以及IC部位。图23示出了在晶圆上各位置的晶圆测试部位位置。图24示出了用于多部位晶圆测试的测试部位和IC位置。图25示出了用于包括在DUT中的简单HF (高频)采样不足测试电路，以利用 低速控制实现高速测试。图26示出了如何可以将DUT电路上的图25的窄带快速采样电路用于表征高频信号。图27示出了制造和测试工艺流程。图28示出了典型的芯片制造工艺。图29a和29b是利用量子力学(QM)效应的参考产生。图30示出了利用量子力学效应的参考产生和探测。这是在DUT晶圆上产生基 于物理的参考的备选方法，其中斜坡电压辅助或产生阈值电平。注意，在不同实施方式 中光子产生可以在晶圆外或晶圆上。图31a是用于询问电子部件的设备实施例的方框图。图31b是用于询问电子部件的设备另一实施例的方框图。图31c是用于询问电子部件的设备另一实施例的方框图。图32是用于询问电子部件的设备的方框图，该设备具有无线通信块形式的接 口，该无线通信块具有发射机和接收机或双向发射机_接收机。图33是用于询问电子部件的设备的方框图，该设备具有无线通信块形式的接 口，该无线通信块具有多个发射机和接收机的组合或双向发射机_接收机。图34是用于询问具有逻辑控制器的电子部件的设备的方框图。图35是用于询问电子部件的设备的方框图，该电子部件具有用于随机指令/数 据产生的线性反馈移位寄存器。
12
图36是用于询问电子部件的设备的方框图，该电子部件具有从被测器件自己检 查输出的能力，无需向测试探针发送数据。图37是用于询问电子部件的设备的方框图，该电子部件具有存储电路，以存储 可应用于被测器件的测试矢量。图38是用于询问电子部件的设备的方框图，该电子部件具有存储输入测试矢量 的存储电路和存储来自被测器件的预期结果的另一存储芯片。图39是用于询问电子部件的设备的方框图，该电子部件用于测试模拟和混合信 号器件，具有模拟到数字(A/D)转换器和数字到模拟(D/A)转换器，以及用于存储输入 和输出的线性反馈移位寄存器或存储电路。图40是用于询问电子部件的设备的方框图，该电子部件适于映射，具有一个无 线通信块和一个测试通路端口。图41是用于询问电子部件的更复杂设备的方框图，该电子部件具有单个无线通 信块和多个测试通路端口，适于并行测试多个被测器件或增加冗余性。图42是用于询问电子部件的更复杂设备的方框图，该电子部件具有多个无线通 信块和单个测试通路端口，用于向多个测试探针并行发射数据。图43是用于询问电子部件的更复杂设备的方框图，该电子部件具有多个无线通 信块和多个测试通路端口。图44是用于询问电子部件的设备的方框图，该电子部件被设计成与单个被测器 件通信。图45是用于询问电子部件的设备的方框图，该电子部件被设计成与多个被测 器件通信，具有复用器以控制在任何给定时间点哪个被测器件正与无线测试通路端口通信。图46是用于询问电子部件的设备的方框图，该电子部件与串联连接的几个器件通信。图47是用于询问电子部件的设备的方框图，该电子部件具有发射机、接收机和 集成于诸如芯片、电路板、衬底或扩充卡的同一衬底上的发射机-接收机电路。图48是用于询问电子部件的设备的方框图，该电子部件具有发射机、接收机以 及构建于诸如芯片、电路板、衬底或扩充卡的独立衬底上的发射机-接收机电路。图49是用于询问电子部件的设备的方框图，该电子部件具有各不相同并分立且 构建于诸如芯片、电路板、衬底或扩充卡的分立衬底上的电感器/电容器极板/天线。图50示出了用于询问已处理但未切割半导体晶圆上的被测电子部件器件的设 备。图51示出了用于询问集成到DUT中的电子部件的设备。图52示出了用于询问作为DUT部件的电子部件的设备。图53示出了用于询问作为倒装芯片安装的DUT的部件的电子部件的设备。图54示出了用于询问集成到DUT中的具有WTAP的电子部件的设备。图55示出了用于询问电子部件的设备，该电子部件具有芯片，芯片具有若干发 射机和天线、接收机和天线以及收发器和天线。图56示出了用于询问电子部件的设备，该电子部件具有安装到同一衬底的天线和无线RX2。图57示出了用于询问电子部件的设备，该电子部件具有可电子接触的测试端口 和发射机RX2。图58示意性示出了用于询问图57中所示电子部件的设备，通过硬连线使该电子 部件与衬底电接触，通过衬底电子部件与两个被测器件通信。图59示出了用于询问电子部件的设备，该电子部件具有处于双向无线通信中的 探针卡和SAP。图60示出了用于询问具有探针卡的电子部件的设备，探针卡具有与芯片双向通 信的探针，芯片为SAP,是翻转取向的。图61示出了用于询问电子部件的设备，该电子部件具有图60所示的探针卡、探 针和SAP，用于测试安装到作为SAP的同一衬底的两个被测器件。图62示出了用于询问电子部件的设备，该电子部件具有集成到被测器件中的 SAP。图63示出了用于询问(耦合电压和频率的)电子部件的设备的代表性试验结果 集，具有各种尺度的天线环境。图64示出了用于询问电子部件(TOP)的设备的DUT(左)和探针(右)以及天 线。这里，将探针IC引线结合(右下)到陶瓷板，这是非接触探针的部分。图65示出了用于利用非接触探针卡询问电子部件的混合式设备。非接触探针放 在标准探针卡的中心开口中。在非接触探针卡的周边上看，标准的探查针向SiP非接触 DUT供电。图66示出了用于询问电子部件的设备一次测试的结果，论证了发射信号的独立 (并行)属性。图67示出了垂直和横向DUT的误码率与用于询问电子部件的设备的探针对准偏 移的关系。图68是用于询问电子部件的设备的方框图，示出了从外部施加到WTAP和DUT
的功率。图69是用于询问电子部件的设备的方框图，示出了从外部施加到WTAP和DUT 的功率，以向DUT供应和控制功率。图70是用于询问电子部件的设备的方框图，示出了从外部施加到衬底的功率。图71示出了利用衬底上安装的SIP器件询问电子部件的设备。图72示出了利用集成电路之内的SIP器件询问电子部件的设备。图73是晶圆测试系统的示意图。图74A是层压体上可能的过程控制监测(PCM)测试部位位置的顶视图。图74B是晶圆上可能的过程控制监测(PCM)测试部位位置的顶视图。图75A是探针卡和被测晶圆的示意图，示出了非接触通信和功率输送。图75B是探针卡和被测晶圆的示意图，示出了非接触通信，带有接触式功率输 送。图75C是探针卡和被测晶圆的示意图，示出了接触式通信和功率输送。图76是无线测试接口(WTI)PCM测试子系统的方框图。
图77是制造和测试过程中步骤的流程图。图78是WTI PCM测试部位的示意图。图79是WTI PCT测试部位的顶视图。图80A是WTI PCT测试部位截面中的侧视图，该测试部位具有无接触通信和无
接触功率输送。图80B是WTI PCT测试部位截面中的侧视图，该测试部位具有经由机械探针的 无接触通信和功率输送。图80C是WTI PCT测试部位截面中的侧视图，该测试部位具有接触通信和功率输送。图81A是PCM测试部位的示意图，示出了天线的放置。图81B是PCM测试部位的示意图，示出了备选的天线放置。图81C是PCM测试部位的示意图，示出了另一备选的天线放置。图82是利用集成到DUT上的测试结构询问电子部件的设备的透视图。图83是示出了三个DUT和一个测试接口之间的信令的图示。图84a是示出了完全无线的DUT组的图示，其包括DUT上的非易失性存储器中 的读/写ID或测试数据。图84b是示出了具有分立通信信道的DUT上集成的无线功率基元的图示。
具体实施例方式以下论述涉及一种用于在晶圆上无线测试一个或几个IC部件的方法和设备。可 以在IC制造之前、期间和之后使用该设备和方法。现有技术针对当前监测方案的各方面 提供了支持性技术证据，或者可以应用于当前监测方案的实施。术语“DUT”通常用于指为了执行测试而添加的芯片上或晶圆上结构。这是 该词的一般用法。不过通常，特定被测器件可以是整体结构的一部分。范例是DUT电 阻器或正在晶圆上测试的子部件。在任何情况下，本领域的技术人员都理解，DUT可以 指所添加的元件和/或子元件。当前教导中包括对测试和方法参数以及接入参数值的技 术的论述。这些参数代表关于芯片电路或IC操作的基本信息，用于制造和测试中的过程 监测或质量控制。可以有直接参数测量以及间接测量。直接测量的范例是电压测量，而 间接测量是与电压成正比的电路的工作频率。感兴趣的基础参数是电压。这些直接和间 接方法如下所述。业界通用的外部测量方法是在外部测试器中包括源测量单元或SMU。 SMU允许测试器具有寻找(sourcing)电压和电流来源的一般功能，因此是灵活的，可以 对SMU进行编程以在不同条件下测量参数。可能既有直接且专门的参数测量以及更一般 化的SMU测量方法。下面论述的教导在DUT —方在需要时允许灵活性是具体的，在经 济性或测试值指导选择时允许灵活性是一般性的。还包括总体测试框架的概念，该总体 测试框架可以包括SMU和诸如高速测试的专门测试。也可以包括其它测试框架，例如 JTAG或边界扫描测试，可以以无接触且有利的方式使用其。那么，参数和SMU以及一 般无线和部分无线测试的集成允许以更有效率和完全的方式实现过程控制监测(PCM)的 概念。PCM是制造商宝贵的资源，允许他们降低成本并提高过程控制和产品成品率。通 常，添加更多测试知识和这些结果对于实施这里所述的这种处理的人而言是很大的经济优势。使用DUT的概念来描述被测器件。术语是有用的，但DUT可以被视为单个元 件，例如电阻器或部件的集合物，例如放大器或存储器/逻辑元件或部件的组装件。一 般意义上的DUT也可以指被测试的完整器件，可以包括通信元件和使得测试成为可能的 其它辅助元件。DUT和子DUT通常在晶圆上或SiP侧。不过该定义是不完整的，因为 这里的教导涵盖测试器的元件包括在DUT上的情况，例如SMU的范例。在这种情况下， 可以将DUT视为晶圆/sip/MCM上电路的整体，子DUT是SMU被委派从其获得直接或 间接测量的那些元件。术语“处理器”用于描述系统中与芯片上或晶圆上被测器件交互并用于执行特 定动作的元件。处理器执行来自外部测试器的指令并将这些解释为高水平的抽象，处理 器然后使用其来产生步骤序列。指令或抽象可以是高级(high level)的，在这种情况下 这意味着处理器对测试元件的一系列子动作、子测试、配置等进行实例化。在指令是低 级(low level)时，处理器对子动作的更受限集合进行实例化。处理器从外部测试器接 收通信，还生成返回信息，其将返回信息发射回外部测试器。返回信号可以是状态的抽 象，例如确认命令或处理器的状态，或者它们可以是已完成任务的状态。返回信号还可 以对表示测试结果的诸如电压或频率的测试结果编码。注意，处理器也可以开始功能测 试，例如通过在被测器件上激活逻辑功能并比较或返回结果来测试逻辑功能。在这种情 况下，处理器可以发回高级抽象，例如正确或不正确完成测试的状态，或它可以发回测 试矢量或原始功能结果。可以实施处理器的概念以根据需要和经济效用执行简单功能或 更复杂功能。处理器也可以是可编程的，使得随着测试的进展，能够对处理器编程控制 以执行其它任务或更加有效率。处理器还控制处理模拟功能的子元件并因此提取参数信 息，然后能够将参数信息以原始或编码的或高电平形式发回外部测试器。范例是发射电 压的原始值或编码的电压或简单地发射通过失败电压。处理器的动作一方面是通信，另 一方面是控制动作。诸如源或信号复用或芯片上或模块上或晶圆上的测试资源的子元件 受到处理器控制。这种配置活动还包括管理DUT以及如何从逻辑上或以模拟方式将DUT 与测试资源连接。在DUT未包含在处理器的完全控制之内时，将处理器配置成与DUT 交互作用并与产品器件的功能共享控制。这种状况可能出现在可能使用不受处理器控制 的资源的功能测试期间，或在测试完成且DUT变为最终产品或器件的更宽功能的一部分 的情况下。这里论述的方法和设备将被称为晶圆上无线工艺监测。它包括无线测试的很多 方面，对执行参数测试有用，并被认为是工艺监测和功能测试的大部分。设备中包括无 接触源测量单元(SMU)、系统及其部分、无线测试单元的通信和控制。该方法包括使用 极低功率测试技术在制造半导体晶圆期间辅助测试。它对于测试晶圆上制造的IC尤其有 用，包括测试基于硅晶圆、硅锗晶圆和IC混合电路的系统、LCD面板和其它晶圆以及包 括个体IC多芯片模块的结构，以及硅基集成电路的能力。该方法和设备包括可以在半导体晶圆制造的各个阶段执行线路工艺监测的系 统。包括无接触源测量单元(SMU)、控制机构和方案的排序和定时以及用于包括模拟信 号和数字信号的登记和数据传输的通信链路。因为系统是没有接触的，所以通过向测试部位中使用离子、电子或光子注入，可以对其进行增强。因为系统是没有接触的，所以可以在真空中使用，从而能够在制造 过程中早期进行非接触电荷注入，以执行C-V和I-V特性的测试。此外，可以与更早的 更基本测试，例如电子束电荷注入相关联地执行这些测试。半导体制造商希望在生产IC期间观察和测试各种系统。对于线路测试的前端， 有几项测试涉及到重要的生产问题(表1)，需要在制造之后测试样本(“后端测试”) (表 2)。利用无接触技术本身或通过上述加强来实现各种前端测试，包括 测量C-V和I-V:产品晶圆测量 使用光污染(light contamination)测量、少数载流子扩散长度/寿命和定量金
属化和扩散测量。 使用晶圆上电荷泵和控制电介质泄漏测量和栅极氧化物完整性(GOI)评价， 以及使用晶圆上电荷泵和控制电介质泄漏测量的电介质参数。 非接触C-V:电介质电荷和界面测量、针对电介质并利用隧穿范围之内的电 荷泵确定电容和氧化物厚度(EOT)。 非接触C-V 针对低泄漏F-N隧穿中的电介质的电介质电荷和界面测量。· CMP,蚀刻和等离子体损伤监测。 包括电荷注入的表面能级效应。表1.与制造晶圆上IC相关的测试腿潜在的问题结果 可能的测试
17抛光的晶圆重金属污染GOICV,频率退火的晶圆表面粗糙度和COPGOICV,频率Epi晶圆重金属污染GOICV,频率掺杂接近表面VTVt测试晶圆清洗重金属污染GOI通路链移动离子污染可靠性高温频率测:扩散重金属污染GOICV/VI离子污染可靠性大电流测试氧化物电荷VTCV掺杂剂/表面污染VTVt氧化物和界面性质GOI多种等离子体蚀刻/灰化充电损伤G0I/VT多种离子污染可靠性多种辐射损伤GOI多种薄膜电介质电容和K电容频率/充电损伤VT多种氧化物电荷和小砂眼VT多种泄漏完整性多种离子注入注入浓度和轮廓VTCV, Fet重金属污染GOI多种电子/等离子体涨溢VT多种高级电介质电介质电容， 等价氧化物厚度，CCV/速度EOT, KVTCVEOT电介质泄漏泄漏V-I电介质电荷VT多种等离子体电介质电容，VT多种氮化物EOT, KEOT多种氧化物电介质泄漏泄漏频率电介质电荷VT控制CV, Fet 表2.线路测试后端应用潜在的问题结果可能的测试Cu CMPCu污染/GOICV势垒完整性GOI高电压低K电介质电容K开关速度频率/时间泄漏幵关速度频率/时间等离子体损伤重金属污染GOICV IV薄膜淀积移动离子污染可靠性多种蚀刻/灰化氧化物电荷VT多种这种方法和设备的关键益处是能够在制造过程期间的一个或很多步骤之前和之 后测量一个或多个参数，从而确定在制造流水线前端和后端之间出现的任何差异。例 如，可以测试的特征包括金属互连的完整性和电介质的完整性。可以在电路块，例如存 储器、处理单元、逻辑元件和逻辑块、电源装置、环形振荡器等上执行功能测试。将参考图Ia到30进一步描述一种用于晶圆上无线工艺监测的设备和方法。可以利用探针器件10和被测器件(DUT) 20实施无线PCM，如上所述，探针器 件和被测器件也被称为测试电路。图Ia中示出了探针10的顶级方框图，探针10是DUT 和测试器之间的接口，具体而言，用于询问DUT。图Ia中还示出了对应DUT 20的顶级 方框图，例如晶圆、板、模块、IC或多个项目中的DUT。探针10包括探针收发器12、 至少一个探针无线功率传输块或发生电路14和通往测试器(未示出)的接口 18。要素 16a表示信号和测试结果，要素16b表示来自测试器的测试和控制信号。收发器12是往 返于DUT 20的无线测试信号的发射和接收处理器。DUT 20包括用于处理往返于测试器 接口 18的无线测试信号的DUT收发器22、包括接收并调节功率的功率控制电路元件的 至少一个DUT无线功率模块24、要测试的多个测试器件或电子电路(未示出)以及参数 测量单元(PMU)形式的处理器28。显然，可以将DUT 20用于测试单个电子电路或多个 电路。电子电路由衬底支撑，表示它们可以在衬底上整体形成为集成电路，它们可以独 立被制造和安装在衬底上，电路可以是用于在衬底上制造电子电路的两种或任何其它已 知技术的组合。还将理解，处理器28还可以是源测量单元，或基于上文给出的论述的任 何其它设计。处理器28的作用是处理经由探针10从测试器接收的指令，以利用与指令 对应的询问来询问要测试的电子电路。处理器28之内包括的功能将取决于用户的喜好。 下文将更详细地论述可能功能的范例。例如，处理器28优选还从电子电路的询问接收和 处理结果。使用一系列天线来发射各种无线信号，例如测试器接口 18上的测试信号天线 26a,其与DUT 20上的测试信号天线26c进行通信，以及功率发射机，其被绘示为测试器 接口 18上的功率天线26b，其与功率接收机或DUT 20上的功率天线26d进行通信。参考 图lb，也可以如图所示使用其它天线26a到261。功率调节器30调节到控制接口 32的功 率。AC/DC转换器34在PMU28和控制接口 32之间转换AC和DC信号。PMU 28依 次包括以下子块至少一个电流测量仪器放大器；至少一个电压测量仪器放大器；至少 一个毫微微安电流测量仪；至少一个强制电压(force voltage)放大器(扫频能力，由D/A控制)；开关组；用于量程选择的集成电阻；以及用于CV测量的可变幅度振荡器。AC/ DC转换器34不限于经典A/D，可以利用模拟到频率或模拟到时间转换技术以及数字到 频率或数字到时间技术。针对处理器块的实施参考图2，另一个电路40用于测量IC的漏极电流与栅极电压的关系特性。在本 范例中，处理器为PMU。可以设置D/A的位数以在电压强制放大器42的输出中提供10 毫伏的增大。基于需要测量的电流选择量程选择电阻器44。毫微微安电流测量仪46可 以用于在毫微微安量程中测量电流。可以使用诸如在Idd测试中使用的放大器的敏感电 流放大器48来在毫微安培和微安量程中测量电流。电流测量仪器放大器48可以在微安 和毫安量程内测量电流。电压强制放大器42前面的D/A转换器34具有基准装置50。参考图3，用于测量电阻值的另一实施例。可以设置D/A的位数以控制电流强 制放大器54的输出。有DUT 20，例如被测量IC或晶圆之内的子元件。电压测量仪器 放大器56测量DUT上的电压降。电流强制放大器54的输出值和电压测量放大器56的 输出被传递到A/D转换器34和控制单元32，以计算所测电阻的值。要素36是子电路或 子DUT，在这种情况下为电阻器，有很多类型可以在集成电路中实现。图4示出了自动测试设备(ATE)测试器58的各部件、探针器件10和DUT 20之 间的通信方向。包括重置电路以在功率循环下从外部重置SMU或利用外部通信在命令下 进行重置。测试器58具有内部包含的ATE电路156。探针10具有向DUT 20发射功率的 功率发射机150、发射控制通信电路152和接收测试结果/状态通信电路154。DUT具有 用于功率传输和反馈的天线158。DUT 20还具有用于AD到DC转换的整流电路160、保 护电路162、能量存储器164、电压或电流调节器166、用于功率控制的反馈电压和/或电 流168、用于控制信号的接收机天线170、接收机电路172、用于控制逻辑的电路174、状 态机或微控制、刺激电路176、刺激复用器178、用于发射测试结果的发射机天线180、 发射机电路182、将初始测量值转换成已调节信号的V到F/T和I到F/T测量电路184、 可以包括要测试的子元件(例如电阻器、电容器和有源元件逻辑和存储器件)的测试结构 188，以及电源190。 由附图标记192表示DUT/IC/晶圆。图5示出了晶圆上测量系统的部件间的关系。附图标记142是指晶圆外测试器， 而附图标记144是指晶圆上器件/元件/结构。晶圆上SMU由附图标记148表示。一 个或多个晶圆外功率天线110与整流电路112进行通信。功率被功率调节电路114调节， 然后被发射以进行晶圆上功率分布，由箭头146表示。一个或多个晶圆上信号/控制天线 126与调制/解调电路128进行通信，调制/解调电路128通过信号/控制调节电路130 与主/信号控制寄存器132进行通信。有A/D D/A命令寄存器134和A/D D/A控制寄 存器116。经由D/A电路118和A/D电路136向和从晶圆上SMU发送信号。SMU 148 包括连接到SMU-DUT连接矩阵122的SMU驱动电路120、SMU感测电路138和连接矩 阵控制寄存器140。SMU 148连接到由124a、124b和124c表示的一个或多个DUT，以 发射测试查询并接收响应。图6示出了晶圆上信号复用器开关60。要素20a、20b和20c表示要测试的特定 子元件或子DUT。要素200表示SMU资源，例如电压、电流、开路、短路等。具体而 言，示出了 D/A转换的200a、A/D转换的200b、电压基准200c和地200d。附图标记202表示模拟开关，例如配置资源的开关Sln以及配置子元件或子DUT的开关S2n。为 开关Sl和S2加电以将各种资源200连接到被测器件20上的各个点。通过这种方式，可 以在测试器的控制下按照编程的方式进行测试，相继优化时间和测试器资源。在大部分配置中，都需要多个源和多次测量。因此，如图7所示，有四线或 Kelvin测量以减小测量误差的可能性是有用的。因此，在这种情况下，电压源214和测 量电流和电压的测量装置212释放电路中的线路损耗并实现更高精确度。诸如晶体管、 FET传输门等的开关216允许测试被检查/测量的子元件要素36 (在这种情况下为电容 器)的配置。对于晶体管特征化测量，使用两个具有电流测量和两个电压测量的电压源 增加精确度。为了简化电路，可以随着时间复用这些测量以实现类似结果。此外，可以 使用4线测量来克服测量中的线路损耗并使得系统更加精确。在这种情况下，电压测量 装置212克服由于从电压源214和电流测量212线路到被检查元件36的IR降(由粗黑线 表示)导致的测量误差。这被称为Kelvin测量。在这种装置中有利地利用其，因为在这 种无接触测量方法中没有因接触电阻导致的IR降。图8示出了图6所示的晶圆上信号复用器开关60的A/D转换器64的结构以及 其作为时间函数66的运行。A/D转换器64包括样本电容器(samplecapacitor)92、存储 器或被用作未知样本电容器电压的基准电容器的比较电容器94。优选地，电容器94的 电容比电容器92的大得多，从而可以使用电容器92的多个样本来提高分辨率。还有一 系列开关96A、96B、96C、具有未知电压Vl的输入电压供应器98、以及具有基准电压 供应器102的放大器/缓冲器100，以便可控地提供A/D输出比较器电压104，该电压优 选为定时信号。输入电压供应器98的数字值将相当于对电容器94进行比较和放电的次 数。在图示的实施例中，使用电路的简单小集合来执行电压到数字定时转换。连同输出 比较器电压102—起图解示出开关96A、96B和96C的时基运行66。尽管图中作为范例 示出了模拟电压转换，但将认识到，也可以有模拟电流转换以及模拟电阻、电荷和其它 基本电气特性。利用几种方法在晶圆外传递晶圆上A/D情报。一种方法是将转换时间 变成代表性的RF信号，该RF信号的时间与输入模拟信号成正比。这样做的一种非常低 功率的方法是在转换开始时发送脉冲，一旦转换结束，就发送第二个脉冲。这两个事件 之间的时间差表示模拟电压或电流。在一些情况下，如果ATE正在控制转换的开始，可 以忽略第一个脉冲，ATE的定时加上转换结束定时表示模拟电压、电流或电荷。参考图9，使用晶圆上电压到时间、或A到t转换器系统70来产生基于时间的 RF信号。RF通信时间和RF通信之间的时间的长度中的至少一个正比于模拟电压，如信 号_时间曲线72所示。晶圆上A到t转换器70包括地连接74、晶圆上未知子元件或子 DUT电压、A/D转换器64、源自A/D转换和天线78的RF调制器76、或用于向测试器 返回信号的DUT发射天线。输入电压由Vl表示，比较器输出由V3表示。使用晶圆上 A/D输出产生基于时间的RF信号。RF通信的时间长度或RF通信之间的时间长度与模 拟电压成正比。由附图标记72总体表示示出了定时信号输出的事件序列曲线。参考图10，晶圆上D/A转换器80包括样本电容器82、存储电容器94、一系列 开关86A、86B、86C、基准电压供应器88、和放大器/缓冲器90，以便可控地提供D/A 输出电压92。连同输出电压92—起图解示出了开关86A、86B和86C的时基操作。由 附图标记80a总地表示的曲线是时间序列，示出了为了实现测试器序列控制的模拟输出的
21开关状态。可以使用本教导来测试各种晶圆上DUT，在图Ila到Ilc中示出了一些范例。各 种结构包括，但不限于由金属或半导体及其结制造的电容器；金属或多晶硅电阻器； 电感器；诸如晶体管、FET和二极管的有源元件；以及形成复杂DUT的元件集合体，复 杂DUT例如是环形振荡器、I/O基元结构、处理单元、存储器结构和器件、简单门和复 杂门。根据需要连接源和测量单元以执行一次或多次测试。在一个范例中，将把电阻器 连接到源斜坡电压和测量电流的装置。在另一个范例中，将把FET或有源电路连接到源 电压和用于测量电流和电压之一或两者的测量装置。在另一个范例中，可以将电容器连 接到源斜坡电压和测量电流。在这些范例的每个中，有测量装置212以及一个或多个源 214。参考图11a，元件212a代表V的强制源，在这种情况下，测量电容性结构210的 I的量度。参考图11b，要素212b示出了 V的强制和V的第二强制源，以测量FET 218 的I。参考图11c，要素212c示出了电容器C上的V强制源，以测量第二 V强制下瞬态 复杂DUT 220的电流。图12示出了要测试的多管芯板/SiP/MCM模块。该图示出了可以将本教导用于 多芯片模块(MCM)，这是IC集成和封装的另一种形式。图12的要素包括IC封装220、 球形键合222、系统级板224和板互连226。稍后的例示将展示可以如何测试这种结构。图13示出了结合焊盘位置上或焊盘位置内部的IC上可用的管芯测试位置。该 图示出了晶圆上可用于测试结构的各种位置。图13的要素包括正常焊盘框架230、结合 焊盘232、无线I/O探针头234、天线(e) 236和无线I/O焊盘框架238。图14示出了能够用于晶圆或SiP上同时测试多个DUT的多头探针头。该图示 出了多个测试头的概念，通过本教导实现的并行测试获得改善的经济性。图14的要素包 括结合焊盘232天线(e)236，以及DUT底部和无线I/O探针头240的切开视图。图15示出了管芯划线干线(highway)以及出现于管芯和划线区域内外的可能测 试位置。本图详细绘示了晶圆上可用的测试区域。图15的要素包括晶圆中存在的垂直 划线切割线250和水平划线切割线252，在切割时被切开。可以将这些要素用于测试结构 或DUT控制。管芯上还有能被用作测试DUT的一部分或通往测试电路的连接的焊盘位 置254、能够用于DUT区域的焊盘环区域256以及能用于DUT或结构或用作IC的管芯 核心区域258。图16示出了多管芯封装内测试，示出了能够用于封装测试或晶圆切割后的进一 步测试的方法和设备，包括含有多个元件和多个级的封装。注意，可以利用使用正常触 点供应到IC/器件功率管脚，例如要素274的功率执行无线测试。图16的要素包括球形 键合222、衬底260、数字或混合模式IC 262、无线元件264、通信元件266填料268以及 模拟/RF元件272。注意，这是这里的教导的实施例，在实践中，IC/封装可以具有比 最终产品规定的更多或更少的元件。它可以是全数字或模拟的，这不限制工艺和设备的 有用性，但事实上展示了很宽的适用性。图17示出了堆叠管芯到管芯测试，示出了该方法和设备如何能够在最终包封和 封装之前用于测试堆叠管芯。图17的要素包括球形键合、芯片到芯片、管芯到管芯间隔 体或互连222、探针280、探针头282、无线测试和控制信号284、顶部堆叠管芯286、中 间/底部堆叠管芯288和底部管芯290，或者对于MCM或SIP而言的衬底。
图20a示出了单头晶圆测试，示出了在表征晶圆的单个测试部位进行测试。可 以将这用于在晶圆级上进行测试。还可以将此用于衬底包含晶圆上诸如SIP的多个分立 元件的情况。图20a的要素包括探针280、探针头282、IC测试部位296和晶圆298。图20b示出了双头晶圆测试，示出了在多个部位上测试。图20b的要素包括探 针280、探针头282a和282b、IC测试部位296和晶圆298。图20c示出了多头晶圆测试配置，其不限于4个部位，而是实际能够符合机械极 限的数量。因为无线测试方法和设备使用较少的物理接触探针(在完全无线的情况下少 到零个)，所以可以执行大规模的并行测试。图20c的要素包括探针280、探针头282a、 282b、282c、283d 和晶圆 298。图21a示出了管芯和跨管芯测试结构和元件，示出了如何可以通过通往测试电路 外部的其它区域的互连跨管芯进行测试。这幅图示出了可以使TC和IC分离，且可以实 现部位之间的通信，同时针对每者维持分离的功能和物理设计。附图通过要素302a示出 了测试电路测试自身。该图通过要素302b和304示出了测试单元能够测试多个IC。图 21的要素包括IC或IC测试部位296、TC (测试控制或测试部位)300、内部测试部位通 信302a以及测试IC到远程IC的通信302b。图21b示出了相邻管芯测试，示出了在与测试部位相邻的管芯上执行的测试。 图21b的要素包括IC测试部位296、TC测试部位300、IC到TC通信302b以及TC到IC 通信304。图22示出了晶圆管芯测试，逐个晶圆示出了测试电路部位以及IC部位。这同 样可以是被组装为多芯片衬底的衬底，稍后将衬底切割成每个封装包含多个管芯。图22 的要素包括IC测试部位296、晶圆298和TC测试部位300。图23示出了在晶圆上各位置的晶圆测试部位位置。图23包括晶圆298和TC测 试部位300。图24示出了用于多部位晶圆测试的测试部位和IC位置。图24包括IC测试部 位296、晶圆298和TC测试部位300。图25示出了用于包括在DUT中的简单HF (高频)采样不足测试电路，以利用 低速控制实现高速测试。这是重要的，因为在很多应用中，芯片上信令比芯片外信令更 快。这种方法允许测试以低速接口表征非常高速的芯片上信号。图25的电路可以用于仅利用低速信号来解析DUT上极其细节的或非常高速的模 拟信号。图25包括取样时钟310、DUT信号312、恰以DUT信号速率之外的频率扫描 的纳秒脉冲314、输出316，输出316是表示HF DUT信号的不足取样的慢信号。图26示出了如何可以将DUT电路上诸如图25所示的窄带快速采样电路用于利 用低速信号表征高频信号。图26包括低速取样时钟310、低速输出信号316、IC DUT内 部的或DUT产生的高频(HF)信号318。图27示出了制造和测试工艺流程。图27包括用于测试放置320、管芯放置 322、测试324、组装326、修理328、成功结果330和失败结果332的步骤。可以注意 到，这里描述的设备和方法允许在工艺流程之内插入测试，这与业内使用的当前方法相 反，当前的方法在制造过程结束时进行测试。图28示出了典型的芯片制造工艺，示出了多个淀积光刻和蚀刻步骤。当前的教导允许在本过程中插入测试，因为可以通过无线方式或减少探针接触的方式来执行测 试。当前的技术不允许插入测试或需要通过提取半成品来进行测试，因为污染和时间流 问题在测试之后丢弃半成品。图28包括以下步骤蚀刻/剥离340、清洗342、淀积 344、CVD 344a、PVD 344b、氧化和扩散344c、RTP 344d、金属电镀344e、化学机械抛 光(CMP) 346、光刻348、跟踪348a和步进器348b。表1中包含与该过程相关的步骤和测试的说明。注意，在IC制造过程中通常将 循环重复很多次(25+)和更多，显示出对这里所述方法和器件的巨大经济需要。当前的 教导允许测试在制造过程中生成的器件以及制造过程自身。范例是在346 CMP之后测试 开路或短路。这将测试制造过程。另一个范例是在346 CMP之后测试，该CMP针对诸 如晶体管和逻辑的有源元件以及通过组344和346产生的连接实现的其功能。测试排序。应当指出，可以在晶圆上以及在测试头或无接触探针上并行实施这里所示的装 置和结构。结果，利用本教导，能够同时在晶圆上执行几项测试。根据所需的测试和系 统的数据处理能力，能够并行执行的测试次数会太多。为了解决这个问题，可以使用测 试的排序，其中，开始测试，将串行、并行执行，或并行执行一系列测试。因为测试结构可能在晶圆上是独立的，并行执行的测试可能是同时或在不同时 间执行的不同测试，从而允许通过测试的优先化来优化测试，以优化测试器资源的使 用，同时使测试时间最小化。例如，可以执行快速测试以覆盖整个晶圆，如果发现了感 兴趣的结果，接下来可以执行更细化的测试。还可以将本方法用于对IC或晶圆的各部分 分级。例如，可以执行第一测试，其确定IC或晶圆部分的速度。然后可以更详细地执 行同一测试，以对DUT IC或晶圆部分分级。在表3中示出了测试序列的一个范例。在这里所述的所有情况下，优选实施例是RF无接触耦合。虽然如此，不应将描 述视为限制性，因为也可以实施信号和功率的光学或其它源。此外，利用各种启动配置自测和测试序列通过ATE控制测试头。表3。测试排序的范例1.激励晶圆外测试头RF信号以对晶圆上DUT电源部分加电。2.这将对晶圆上功率整流加电。3.晶圆上装置的电源部分向测试器发回功率健康信号。这可以是电压测量或频 率或脉冲的形式，以表明功率是良好的。4.可以在这一点上按照x-y-z样式移动测试头以定位和最大化传输到晶圆的功 率。可以将“功率良好”信号用作反馈以最大化晶圆上功率。这也将被测晶圆与测试 头对齐。也可以利用光学法这样做，将晶圆上结构与测试器头对齐。可以通过开环或闭 环样式执行这一操作。开环用于具有精确控制的设备，闭环用于最大精确度。5.此时返回的功率健康信号可以用作晶圆上坏的或好的器件或部分的指示。可 以在数据库中指明这些并用于确定后续测试。6.现在可以沿ζ或分离方向移动测试头，此时，可以监测功率健康信号以推断 DUT的参数。例如，弱的功率信号可以表示在弱功率整流或弱RF耦合时可能明显的处 理或金属化问题。7.—旦功率健康良好，下一步就是确认DUT通信部分的操作。通过选择由测试头发送的信号的简单回送(loopback)来执行这一操作。可以在加电之后以默认方式执行 这一操作或作为来自测试头的设置命令来执行。8.由测试头检查接收的回送信号的信号强度和完整性。这里，良好的信号电平 表示晶圆上成功的功能和构造。9.此时，DUT可以进入自定义序列，以测试SMU的各部分或DUT的模拟部
分。这也可以由测试头控制。通过这种方式，可以使用晶圆上测试单元的各部分的自我 /指导测试来确定正确操作。10.可以测试一系列内部结构，例如电压基准、比例电阻器、电容器。可以使用 这些测试的结果提供基线，可以相对于基线测量其它测试结构。11.执行一系列测试以测试SMU的模拟到数字或模拟到时间间隔部分。这也是 由SMU的数字到模拟或数字到时间间隔部分执行的。执行模拟或测试回送，其中测试头 控制源并读取对同一部分的测量。通过这种方式，对完整的SMU操作测试功能性以及精确度。12.—旦执行这些操作，然后测试头测试测试结构复用器，该复用器被配置成已 知结构，例如经由链条等的开路短路等。13.测试头现在准备好控制源测量单元以及测试复用器。测试头配置测试复用器 以与SMU协调地复用各种测试结构(Rs Cs Ls晶体管、SSI、MSI)。14.将测试结果发回用于晶圆上各种结构的测试头。15.然后由线路处理单元上或外的ATE或其它装置和控制系统对测试结果进行汇 编和参数化。注意，可以在制造晶圆期间的一个或多个阶段执行表3中所示序列中执行的测 试。可以针对感兴趣的过程调节特定测试。例如，测试的第一部分可能与晶体管功能相 关。在过程的后期，可能更关注金属连接和驱动能力。由于其对几种工作模式具有灵活 性，所以当前的教导能够在这些和其它情形中进行测试。为了例示这些能力，现在将提 供使用这里教导的范例。本教导包括应用内部和外部知识以通过无接触或无线方式提供精确的晶圆上测 量的概念。内部基准可以包括现有技术中已知的电压带隙基准，以及增强的基准，其中使 用外部刺激来提供基准。这种基准的范例是由RF模块供应给DUT晶圆的电流。可以使 用这个电流流经晶圆上电阻器以产生电压基准。严格地说，由于半导体制造中固有的工 艺变化，电压具有不确定性。通过参考半导体器件的物理特性可以改善电压的精确度， 该物理特性例如是带隙基准，如果温度已知，带隙基准是相当精确的。由于温度是通 用晶圆卡盘传感器已知的，所以可以使用带隙来确定看到的电压并从而确定所施加的电 流。如果以受控方式从外部驱动电流使其值变为两倍，那么电流将加倍，尽管晶圆上初 始基准相对不精确，也可以使用电流差异来对晶圆上资源进行校准或标准化。假设可以 通过刚刚给出的范例之外的多种方式来执行外部参考以改善精确度。以下是实现类似结 果的其它方法，但使用光学基准电路元件来参考询问结果。范例1可以利用可变波长光源实施精确测量以找到硅光伏晶圆上传感器的能带边缘。
25Ev = hv能带边缘将出现在光的特定波长处，该特定波长将对应于特定能量。该特定能 量将表现为开启阈值，其将在按频率扫频激光时指出特定电压。可以使用光子产生的电 压或电流作为外部基准来校准或引导或考虑任何为晶圆上源测量单元和系统带来无先例 的精确度的晶圆上电压基准。范例2可以使用可变强度光源使流经未知电阻器的所探测光生电流的电流加倍。电压 的变化将反映电阻值。然后，在电阻加倍时，电流被减半。通过这种方式，可以使用外 部刺激来提供与范例1类似的益处。范例3反向偏置使用的光电二极管产生可变电阻器，可以由入射到其上的光量直接控 制可变电阻器。反向偏置的二极管在几个数量级上具有线性特性，这允许在已知V降 上生成R，以生成已知的电流。可以将这用于桥式电路中以匹配未知电阻器两端的电压 降。对应的光强产生了匹配未知电阻器的电阻器。然后连接到已知电压并测量电流。范例3a使用晶圆上的光有源元件来产生光子或其它电光效应。光有源元件由晶圆上电 路控制。测试单元向DUT提供命令信号以向测试单元供应控制信号。使用斜变来控制 光有源元件。由于光有源元件的性质是由量子力学(QM)效应控制的，其将具有清晰定 义的开始工作的能量或电压电平。这点的范例是光发射，光发射受半导体器件中量子效 应的精确控制。仅在特定电压电平发射光子。在测试器装置探测到从DUT进入的光子 能量时，测试器告知DUT已经到达基准电压。另一种方法是测试器简单记住发生这种现 象的斜变点，并稍后将这种信息用于所有后继DUT测量的相关和校准。例如，如果斜变 是该方式的25%且QM效应在这一点，则QM电压是事先已知精确的值，例如.5伏。从 这一点开始，测试器将知道需要将测试结果缩放到.5V = 25%的尺度或对于全电压斜变 的2伏。通过这种方式，可以将板上斜变校准到相当于精确电压电平的已知量子能级。 通过这种方式，可以将DUT电压的相对不精确校准到非常精确的水平。然后可以使用这 一知识来校准DUT SMU上的电压、电流、电容、电阻。在量子效应的产生和探测都是 在DUT自身上执行的情况下也可以无需测试器的介入执行这一操作。这是自校准的一种 形式。这未必针对所有应用，但确实例示了这里的教导的能力。图29a和29b示出了电 压斜变以及QM发射阈值操作的范例。图29a表示光或QM校准系统350，图29b表示 斜变电压352。在每幅图中，都有对应的量子发射部分354和对应的能量探测部分356。 参考图29a，经由缓冲器362向光子能量发射器(例如IR 二极管)364施加斜变电压(或 电流)360。发射特定能量的光子366并由探测器368探测。使用缓冲器370放大信号并 由电平探测器372探测电平。参考图29b，示出了电压斜变360的波形374。与斜变电 压360重合的所得输出探测378提供了校准电平。注意，在一种实施方式中，354可以在 测试器中，在另一种实施方式中，可以将其连同356探测电路集成到DUT晶圆中。使用 上述电路使得能够在DUT晶圆上产生基于物理的基准。光子的产生可以在DUT外部， 即，从测试器产生，或可以利用现有技术中已知的几种光子产生技术之一在DUT自身上 产生。范例3b
26
可以对发射使用QM效应，例如，借助于光发射装置上的电压斜变范例进行基 准校准的带隙阈值光发射装置。不过，也可以将它们用于探测，例如光探测带隙装置。 可以通过向探测器增加斜变电压在探测侧使用QM参考。一旦将斜变电压升高到特定阈 值，探测器将探测到QM效应产生的光子。假定光子的内部或外部源，然后可以使用这 一探测校准探测器侧的斜变。在这里的教导方面，将校准描述为电压，但并非意在限于 电压，可以利用电流进行校准。类似地，QM效应可以产生或探测电流。图30a和30b 示出了利用QM探测器进行的探测装置阈值的斜变操作。参考图30a，示出了系统380， 其包括源和具有恒定光子发射的探测器，图30b表示斜变电压382。在每幅图中，都有 对应的QM光子发射子系统384以及可斜变的光子探测子系统386，QM光子发射子系统 384可以在测试器或DUT中。参考图30a，有通往光子发射器392的电源390，光子发射 器392例如是在特定能量下发射光子394的IR 二极管。光子探测器396探测光子，缓冲 器398用于为电平灵敏探测器400放大所探测的光子。探测器偏压斜变输入402连接到 缓冲器404，缓冲器404馈送到探测元件396。参考图30b，线410表示斜变406和阈值 408之间的重合以给出校准电平。范例 4利用多变量分析，能够找到过程漂移或公差参考或测试结构。这是这样一种方 法，其中，将各种元件、电阻器、电流、电压等的多个不确定性彼此比较，以会聚到测 量标准上。范例 5可以使用串行程序设计来选择要由外部通信模块(包括光学和RF通信)测试的 刺激电压和测试结构。范例6可以使用电压的基准并生成校准电容器。可以通过几种方式从制造的电容减去 边缘电容来生成校准电容器。一种方法是使用两个电容器，一个具有另一个周长的两 倍，并使用减法来计算周长或边缘电容。然后从假定的电容减去这个边缘电容。可以使 用AC方法对边缘电容进行参数化，然后减去它。范例 7可以使用外部精确定时来生成已知的时间间隔和缩放的校准电容器，C = e*A/ d(电容=介电常数乘以面积除以距离)取样器以俘获已知量的电荷C*V = Q(电荷=电 容乘以电压)。使用具有电压基准的定时来测量电流，已知Q = I*t(电荷=电流乘以时 间)或I = dQ/dt(电流=电荷除以时间的变化)=C*dv/dt(电流=电容乘以电压除以时 间的变化)。然后使用电压和现在(随时间变化的)已知的电流来测量未知电阻，R = E/I(电阻=电压除以电流)。使用现在已知的电阻作为当前的测量感测电阻器，借助I =E/R。Vref是已知的。假设从以下知道C : a)由C支配或由C微分支配的环形振荡 器，以及b)已知的制造几何结构。给定C+边缘和C+2边缘，然后将它们充电到已知电压。然后，依次(1)撤 除电压；(2)交叉连接两个电容器，向后的C+f和向前的C+2f; (3)测量剩余电压将给出 f作为与C的比例；(4)可以从所有C测量按比例减去边缘值；(5)使用未知电流源将已 知电容器C充电已知时间；以及(6)i = C*dV/dT，给定已知的VT和C计算I。使用I作为电流源以得到感测电阻器值。使用r = V/I计算未知的电阻器r变为R，将这用作感 测电阻器。用于过稈控制监测的无线通信以上论述涉及相对于通常的电子电路实施教导。作为实施范例，现在将给出用 于在处理期间无线询问电子部件的方法和设备的论述。首先将给出一般无线测试中涉及 的原理的论述，然后将给出与过程控制监测相关的考虑。论述测试通路端口的概念，其 涉及无线通信的具体实施。尽管以上论述中的术语DUT包括测试部件，下文的描述使用 该术语特定地指代被测电子电路，以便更多强调测试通路端口的设计。该设备由具有接 口的主体构成，该接口用于询问装置，以在可靠执行电子部件的多次分立询问而无需询 问装置物理接触电子部件时用作管道。与本方法和设备一起提出的方法提供了一种耐用的接口，可以将该接口询问可 能需要的次数以完成一系列分立测试协议。这种询问可以通过无线探查、物理探查或两 者都涉及的混合方式。早先获得专利的探查方法包括如美国专利6,885,202描述的无线方 法以及如美国专利7,109,730所述的混合式方法。如下文将进一步所述，有若干可以将关 于该方法和设备的教导投入实践的方式。无线方法涉及使用两个核心部件，优选是并入单一主体中的两个核心部件无 线通信块(WCB)和装置接入端口(DAP)或测试接入端口(TAP)。由于TAP是更一般的 DAP的特例，显然在附图中和以下描述中可以可互换地使用两个术语。WCB被用作与诸 如探针的询问装置无线通信的接口。DAP或TAP用于直接与电子部件(被测器件-DUT) 通信或测试电子部件。接触方法涉及使用接触焊盘和探针，接触焊盘作为电子部件(DUT)上与其上的 集成电路进行电子通信的接口，探针与自动测试设备(ATE)进行电子通信。可以将整个 系统称为系统接入端口(SAP)，在图31到53中总体示出了它。在为SAP 600的无线部件使用不同实施例时，一般可以考虑两种通信方法。第 一种是“映射”的概念，对此而言，如图40所示，针对一个装置接入端口(DAP)512可 能有一个发射机516和/或一个接收机522，其中WCB510表示发射机516和接收机522， 如图41所示的用于多个DAP 512的一个发射机516和/或一个接收机522，如图42所示 的用于一个DAP 512的多个发射机516和/或多个接收机522，或如图43所示用于多个 DAP 512的多个发射机516和/或接收器522。这四种变化分别被称为i) 一对一映射ii) 一对多映射iii)多对一映射iv)多对多映射第二个概念是放置和分离的概念。尽管在发射机516和/或接收机522和DAP 512之间可以有任何种类的映射，但它们可以位于很多不同位置。六种这样的范例是i)同一芯片上的发射机516和/或接收机522和DAP 512ii)分立芯片上的发射机516和/或接收机522和DAP 512，但两者都安装在同一 半导体衬底上iii)同一半导体衬底上的发射机516和/或接收机522和DAP 512
iv) 一个半导体衬底上的发射机516和/或接收机522，另一个半导体衬底上的 DAP 512,以及同一封装之内的半导体衬底之间的通信ν)同一衬底上的发射机516和/或接收机522和DAP 512vi) —个衬底上的发射机516和/或接收机522，另一个衬底上的DAP512，以及 衬底之间的通信将认识到，可以利用映射和放置以及分离之一或两者修改以下实施例的描述。 此外，可以将这些概念应用于无线通信块(WCB) 510和DAP 512之内的几乎每个部件、 其接口以及WCB/DAP自身。参考图31到50，无线测试的主要部件是在下文中将称为无线测试接入端口 (WTAP) 518的主体的部分，将首先描述它。然后将描述一些可能实施例和例示性应用。 在这些描述之后将参考图51到53描述系统接入端口(SAP)600。无线测试接入端口的部件无线通信块(WCB) 510用于向/从测试探针无线发射和接收数据。尽管下述实 施例是测试设备，显然该设备用于询问系统级封装中的部件，包括用于测试之外目的的 通信。将参考图59到61描述测试探针。用于在物理层进行无线通信的技术涉及近场 (电容性，电感性)耦合或远场(辐射)耦合。也可以使用光或磁耦合。参考图49，WCB 510包括向测试探针发送数据的发射(Tx) 516电路、从测试探 针接收数据的接收机(Rx)522电路以及用于跨间隙(例如，电感线圈、形成电容器的板、 天线等)无线发射数据的结构546。也可以将Tx/Rx电路组合成执行两项任务的单个电 路524。可以将WCB 510设计成与测试探针无线通信。而且，参考图40到43，它利用 DC耦合(无线互连)与一个或多个TAP 512进行通信。参考图34，测试接入端口(TAP)512是用于控制DUT 20上的测试过程的电 路。向TAP 512发出诸如指令或数据的信息，TAP 512将信息转换成被发送到被测器件 (DUT) 20的控制信号和测试矢量。TAP 512从DUT 20接收输出信号，可以处理这些信 号并利用WCB 510经由无线通信发回测试探针526。TAP 512包括Tx和Rx电路(未示 出)以与WCB 510进行通信。它还包括逻辑结构，例如逻辑控制器528，其将输入的指 令和数据转换成控制信号和可以施加到DUT 20的数据。TAP 512可以包括用于伪随机产生指令和数据的电路。可以实现这一功能的一 种电路是线性反馈移位寄存器(LFSR) 530，如图35所示。参考图38，TAP 512可以包 括存储电路532、534、536，以存储可用于测试DUT 20的预定义指令和数据。类似地， TAP 512可以包括用于校验DUT 20的输出的电路。参考图36，这样的电路包括匹配到 输入LFSR 530的LFSR 530、存储与具体输入对应的预期输出的存储电路532、534、536 以及将DUT 20的输出与预期输出比较的比较器538。还参考图39，TAP512可以包括模 拟到数字(A/D) 540和数字到模拟(D/A)542转换器，用于测试模拟和混合信号电路。参考图31a和40，TAP 512利用直接连接(线路互连)与WCB 510和DUT 20 进行通信。而且，它可以利用无线互连与一个或多个DUT 20进行通信。图31a示出了具有无线发射机/接收机20和TAP 512的无线测试接入端口 (WTAP) 518的方框图。WTAP 518自身不包括探针或被测器件(DUT) 20，但与它们中的 每个接口连接。这种设计包括与外部接收机550和发射机548进行通信的WTAP 518上的发射机516和接收器522。图31b示出了具有WTAP 518上的接收机522的替代WTAP 518的方框图。图31c是具有发射机516的另一 WTAP 518的方框图。现在将参考图32和33描述无线通信块WCB)的内部。图32示出了具有发射 机516、接收机522或双向发射机-接收机524的WCB 510的方框图。发射机516向测 试探针(未示出)发送数据，接收机522从测试探针(未示出)接收数据，发射机_接收 机524两个操作都进行。图33示出了更复杂WCB 510的方框图，其具有多个发射机516、接收机522或 双向发射机-接收机524，它们可以是任意量或组合。现在将参考图34到39描述TAP的内部。图34示出了 TAP 512的简单设计， 包括逻辑控制器528，逻辑控制器从WCB 510接收指令和数据信号并向DUT 20施加 对应的控制和数据信号。图35示出了更复杂的TAP 512，其包括线性反馈移位寄存器 (LFSR) 530，用于随机产生指令/数据。图36示出了更复杂的TAP 512，其能够检查来 自DUT自身的输出，而不是将来自DUT 20的原始输出发回测试探针526。在这种情况 下，使用输入LFSR 530随机产生可以施加到DUT 20的指令/数据。DUT 20的输出由 TAP 512接收并然后检查其是否正确。这是通过处理输出，然后与匹配到输入LFSR 530 的独立输出LFSR 530来实现的。利用这些特征，系统可以作为内置自测(BIST)机构工 作。因此，不是将来自DUT 20的原始输出发回测试探针526，BIST产生输入，检查输 出并仅向测试探针526发回测试报告，在图37中所示的进一步细化中，TAP 512具有存储电路532 (例如闪存)以存储 可以施加到DUT 20的测试矢量。图38示出了高级实施方式，其包括用于存储输入测试 矢量534的存储电路532以及存储来自DUT 536的预期结果的另一存储器芯片536。利 用比较器538，对照预期输出检查实际输出。图39示出了用于测试模拟和混合信号器件 的TAP 512的另一高级设计。在这种情况下，需要模拟到数字(A/D) 540和数字到模拟 (D/A) 542转换器。这种设计的高级实施方式可以包括LFSR 530或用于存储输入和输出 的存储电路532、534、536。现在将参考图40到43描述用于映射的WTAP。如图40所示，简单的WTAP 518 将具有一个WCB 510和一个TAP 512。图41示出了具有单个WCB 510和多个TAP 512 的更复杂WTAP 518。这种设计可以用于并行测试多个DUT520，或增加冗余性。图42 示出了具有多个WCB 510和单个TAP 512的另一复杂WTAP 518。这种WTAP 518可以 用于并行向多个测试探针526发射数据。应当指出，WCB 510是逻辑抽象，有可能将多 个WCB集总成单个WCB并维持抽象。图43示出了具有多个WCB 510和多个TAP 512的更复杂WTAP 18。现在将参 考图44到46描述WTAP 518和DUT 20之间的通信。图44示出了单个WTAP 518和单 个DUT 20之间的通信。图45示出了用于与多个DUT 20进行通信的WTAP 518。实现 这一目的的一种方法是使用简单复用器在任何给定时间点控制哪个DUT 20与WTAP 518 进行通信。图46示出了通过将多个DUT 20串联在一起而与它们进行通信的WTAP 518。 例如，在DUT 20在扫描寄存器中存储测试输入/输出时，可以将每个DUT 20的寄存器 串联在一起以形成非常大的扫描链。这允许单个WTAP 518测试多个DUT 20。现在将参考图47到49描述WTAP的放置。图47示出了在同一衬底544上集成发射机516、接收机522和发射机-接收机524电路。衬底544的范例包括芯片、板或扩 展卡。图48示出了可以在完全独立的芯片、板、衬底或扩展卡上构建的发射机516、接 收机522和发射机-接收机524电路。图49示出了电感器/电容器板/天线546也可以 全部是不同的和分立的，并在分立芯片、板、衬底或扩展卡上。可以同时在已处理但未切割的半导体晶圆560上制造多个WTAP 518和DUT 20，如图50所示。系统接入端口现在将参考图51到53描述SAP 600。可以将SAP 600并入DUT 20中，其中在 DUT 20的衬底604上提供这种包括提供接触测试端口 602的主体的这种SAP，以实现利 用探针606的有线测试，以接触触摸焊盘608形式的接口，如图51所示。测试端口 602 是导电的，与要测试的一个或多个DUT 20上的部件进行直接电子通信。也可以在DUT 20上组合提供WTAP 518。任选地，测试端口 602也可以与一个或多个连接点610进行电子通信，以允许沿 着DUT 20和其它装置之间的线612有线传递功率或数据。在优选实施例中，测试端口 602将是由诸如钨或钛的鲁棒材料构造的专用多触 点面板，或比常规金触点厚的金焊盘，以便能够由探针606实现多个触点而不对测试端 口 602导致重大损伤。将认识到，基于这里教导的器件的鲁棒材料的描述可以由有弹性或无符号的其 它导电材料或复合导电材料制造，所以这样的描述并非限制性的。任选地，可以将SAP 600并入包括至少一个DUT 20和至少一个SAP 600的多芯
片装置中。SAP 600具有结合线616，以向衬底618，例如如图52所示的电路板传导功 率和数据的一种或多种。参考图53，任选地，可以按照“倒置”取向使用SAP 600，其中，WTAP518、
测试端口 602和连接点610在与扩展的衬底618 (例如板)相对放置并相邻的第一面630 上。然后测试端口 602和连接点610与衬底618上的电接触点620接触，由此与同一衬底 618上的其它电子部件进行通信。参考图54，任选地，可以将WTAP 518并入DUT 520 中或DUT 520上，如图82所示。再次参考图53，在倒置取向中，测试端口 602的触摸焊盘608位于SAP600与相 邻衬底618相对的第二面622上。在衬底604是硅时，“通孔” 624是位于穿过例如芯 片钻出的孔626中的电子导体，使得触摸焊盘608与位于与衬底618相邻的第一面630上 的测试端口 602的其它部分电子相通。这种布置的优点是触摸焊盘608可以比作为要测 试电子部件而放置在第一面630上的部件间的触摸焊盘大很多，直到第二面622的整个面 积。另一个优点是可以将第二面622用于多个触摸焊盘608，例如，用于独立且同时供应 电功率和RF通信，并针对一个或多个连接点610。任选地，测试端口 602的触摸焊盘608位于SAP 600与相邻衬底618相对的第二 面622上。导电迹线632位于第一面630、边缘面634和第二面622周围，使得触摸焊 盘608与位于与衬底618 (图中未示出)相邻的第一面630上的测试端口 602的其它部分 电子相通。参考图55，发射机516是Tx电路644和天线546的组合，接收机522是Rx电路
31646和天线546的组合，收发器524是收发器电路648和天线546的组合。参考图56，可 以将天线546和接收机522安装到同一衬底544上。参考图57，WTAP 518任选地包括 作为可电子接触的测试端口的触摸焊盘608和用于无线通信650的发射机/接收机524两 者。通过导线616将WTAP 518硬连线到其它电路。参考图58，在硬连线WTAP 518和 至少一个DUT 20以和它们电连通的同一衬底544电接触时，可以使DUT 20经历测试。 经由衬底接触654提供功率652。参考图59，探针卡640和SAP 600的每个的收发器524实现双向无线通信。参 考图60，在该芯片倒置取向且SAP 600与衬底544例如通过焊球658而电连通时，具有 探针642的探针卡640可以与SAP 600双向连通。通孔656提供SAP 600的面间的电接 触。参考图61，在SAP 600和至少一个DUT 20安装于同一衬底544上且电连通时，使 用探针卡640和探针642测试这样安装的每个DUT 20。任选地，可以将SAP 600和DUT电路660集成到DUT 20中，如图62所示。本教导有几项优点。对于SAP 600，可以通过WTAP 518建立无线通信，通过 探针606在触摸焊盘608处形成的接触建立电连通，或两者兼之，来测试DUT 20的电路 和电子部件。在需要比使用WTAP 518能够供应的更高水平功率时，可以通过触摸焊盘 608供应该水平的功率。在SAP 600处于倒置取向时，产生额外的优点。可以扩大触摸焊盘608的面积， 以便实现多个触点而不对DUT 20导致不能挽回的损害。可以由与电路的其它部件兼容的任何耐用材料制造触摸焊盘608，从而提供探针 606有多个触点的可能。描述用于电子器件和集成电路之间通信和它们的测试之一或两者的方法。针对 利用探针的电子接触使用无线方法和物理方法之一或两者进行测试做出规定。无线方法 使用无线通信块(WCB) 510和装置接入端口(DAP) 512或测试接入端口(TAP)。WCB 510 用于与探针无线通信，DAP或TAP 512用于直接与电子器件连通或测试电子器件。接触 方法涉及使用接触焊盘和探针，接触焊盘在与其上的集成电路电子连通的电子器件上， 探针与自动测试设备进行电子通信。任选地，可以使用逻辑控制器将输入指令和数据转 换成测试信号。与以上系统并联提供器件上电子接触以使用物理探针进行连通或测试。这种测 试端口是电子工业中主要的且唯一通用的连通或测试电子部件的方法。通信或测试需要 探针和电子部件之间的物理电接触，也称为“DC耦合”或“有线耦合”，例如，经由 导电的芯片上结构测试集成电路。使测试针在这些测试端口处与电路接触，以便生成DC 耦合的有线链路。如以下范例中将要例示的，已经通过试验测试了本教导的设备和方法。范例1.RF模拟天线结构和收发电路的性能对于WTAP的运行而言是关键性的。这些已经得 到了深入的建模和模拟。对于天线而言，利用四个不同模拟软件3D程序包的组合执 行模拟。前两个程序包，即Totem(在学术环境中开发)和AxFDTD使用有限差分时 域(FDTD)方法。第三和第四程序包是AdvancedDesign System(ADS)禾Π Sonnet,它们 使用Method-of-Moments(MoM)分析。在每个不同程序包上使用模拟用于从理论角度确定最佳天线几何结构、天线间距、天线尺寸、匹配电路和天线终止。例如，可以在 Sellathamby 等人的 “Wireless Probe Card”，Southwest Test Workshop, Session 7，2004 禾口 Floyd 等人的 “Wireless Interconnection in CMOS IC withlntegrated Antennas” , IEEE ISSCC 2000, PaperWA 19.6，2000年2月，pp.238中找到用于无线芯片到芯片通信的基
本天线设计建模的论述。范例2.缩放的天线尽管用于天线的计算机模型是有用的，但它们必然是不完全的，因为IC之内具 有微观环境细节。例如，在亚微米VLSI芯片上使用CMP金属，以利用多层金属芯片实 现可制造性和成品率。这是生产芯片的关键实现要素，但对电磁小环境产生重要影响， 尤其是试图具有芯片外的无线通信时。因为在VLSI中直接制造和试验这种装置成本高昂 且耗费时间，所以想到了芯片上天线环境的试验模型设计以回答相对于天线微环境的未 知数。使用标准电子材料在200X芯片尺度下生成若干天线环境。这些结果允许针对最 终的硅设计快速测试微环境问题。从理论上讲，天线与所有大小和波长成比例。亦即，尺寸与波长成正比。因 此，天线长度=1/频率。电感和电容直接与线性尺寸成比例。下面描述缩放天线测试装置。将网络分析器(NA)HP 8702B连线到RF耦合器 (迷你电路ZEDC-10-2B)以向回向NA提供基准信号，以便维持恒定的正向功率。将耦 合器(输出)的正向路径连接到缩放测试对的发射天线。在另一(接收)天线上，使用 测量示波器来测量天线对的耦合。图63示出了具有各种缩放天线环境的试验结果(耦合电压与频率)的代表组。 在图63中，可以看出，CMP似乎相对于裸露天线(IX)改善了耦合，而地平面(GP)具 有明确的负面影响。设计的难题是选取能够给出高耦合和宽带宽但工作频率不会过高的 天线结构，这在CMOS中是受限的。数据表明，可以考虑到微环境获得1.5GHz的设计频率。CMP看起来没有重要 影响，不应在天线区域之内直接放置(如果可能的话)主要传导结构。范例3.收发器设计。利用CAD软件工具设计和模拟用于数据传输的收发电路。因为用于JTAG的这 种实施方式的系统要求需要10M-波特的处理量，所以选择幅度调制(AM)作为最可行且 设计风险最低的通信方法。由于系统要求、GHz载波和低误码率的原因，主要由于其设 计和实施的简单性，AM是合理的选择。更早的模拟包括AM、FM和直接数字调制技 术。还将接收链路选择为相对简单的，在这种情况下，是没有频率调谐的低功率 LNA。这给出了低功率和占用面积预算，同时避免了被调谐元件的选择，这种选择可能 如先前结合天线环境的试验设计所示具有在害的频率依赖关系。为了实现非常高保真度(低误码率)的数据传输，选择RF载波频率是数据率的 大倍数。在我们的情况下，从耦合、功耗和通信保真度的角度考虑，选择了 1.5GHz的 载波。由于传输范围小但受到利用较低频率的CMOS技术的限制，所以需要认真设计发 射机和接收机。将包络探测器用于解调。将这个电路设计成具有最小数量的部件以节省 面积。要特别注意的一个领域是对测试环境中的噪声敏感。高载波频率相对较低(相对的)数据率对抵抗噪声大有帮助。包括远离天线放置的保护环，仔细考虑CMP的设计规则(金属填充)，在物理 布局中在收发器周围放置N阱势垒。这样做以减轻对噪声导致的干扰的敏感性并减小对 电路其余部分的耦合。使用AM技术的收发器占据的面积在天线自身的量级上。在如下的主要半导体厂家的130nm “标准”逻辑CMOS工艺中设计收发器。 技术CMOS(U3um 金属层的数量8层可用，8层已用· RF 设计频率1.0-1.5GHZ 天线尺寸120umX120um制造CMOS (130nm技术)芯片并在图64中示出。该图示出了 DUT (左)和探 针(右)以及天线(顶部)。在该图中，将探针IC引线结合(右下)到陶瓷板，探针IC 是图65中探针卡中心所示的无线探针的部分。如下给出了所制造的CMOS电路的性能评价结果。利用CMOS芯片试验验证以 上模拟结果。制造之后，测试DUT/探针IC以在标准探针台上实现RF发射信号。设计定制RF(无接触)探针并靠近DUT/探针天线的中心放置，以展示5个独 立的发射路径信号、TDI、TCK、TMS、DIRIN、*TRST的操作。与定制探针一起使用 RF频谱分析仪来观察RF载波。图66展示了发射信号的独立(并行)属性。测试表明测试十四个器件成品率为 100%,表明基本RF发射载波的制造是成功的。每个RF信号是由其自己的电压控制振 荡器(VCO)并进一步由其自己的数据路径控制的。实测的载波频率为1.48GHz，扩展小 于100MHz。对于耦合前述天线的调谐效应所需的窄频带而言，这是完全足够的。探针 和DUT (SiP)之间这些并行RF信号变为JTAG信号的虚拟线，从而提供了无线TAP。如 前所述，这五个发射信号用于JTAG探针信号。在DUT上有五个对应的接收机。范例4.探针的物理设计图65示出了混合式无线探针卡。将图64中所示的无线探针放在标准探针卡的 中心孔中。在无线探针卡的周边上看到的标准探针向SiP无线DUT提供功率。图65中心所示的无线探针由五个元件构成1.探针收发器IC2.陶瓷过渡混合体3.具有通往探针PCB的带式连接器的PCB4.后安装柱5.无线探针底座(配合在顶部探针卡PCB环之内)所有这些元件必须要装配在未修改的探针卡开口的咽喉中。在标准探查器上执 行台架测试。在定制的xyz探针座上执行面对面的误码率测试。在法国Caen的NXP生 产设施的生产场地上利用Agilent 4070测试器对Electroglas 4090u探查器进行SiP生产测
试ο电气参数测试可以探测除功能故障之外的缺陷。例如，Iddq测试能够测试没有 严重到足以在数字电路中导致逻辑故障的一些电阻故障。可以使用一些测试来探测正常 值以上的升高无信号电流。测试中的标准元件是环形振荡器，可以将其用于基本门延迟以及成品率问题。在WTAP DUT中包括长链环形振荡器以允许既通过无线接口(环形振 荡器频率)又通过连接到探查器的ATE(Iddq)来观察工艺参数。如图68所示，生产一种设备，可以通过施加外电源来为其执行测试。图68是用 于询问电子部件的设备的方框图，示出了从外部向无线测试接入端口(WTAP)518和DUT 20施加外部功率648。对于外电源可能大且通过元件648控制的更高功率应用而言这是 有用的。如图69所示，生产一种设备，可以通过WTAP 518为其施加功率。图69是用 于询问电子部件的设备的方框图，示出了从外部施加到WTAP 518的外部功率648，以及 WTAP 518经由功率控制元件632向DUT 20供应和控制功率。如图70所示，生产一种设备，其中向具有内部功率控制632以及内部DUT 20的 WTAP施加外部功率642。图70是用于询问电子部件的设备的方框图，示出了从外部施 加到衬底的功率，其中DUT和WTAP不是分立的。图71示出了利用衬底上安装的SIP器件询问电子部件的设备。在该设备中，组 合以下元件以形成系统级封装(SIP)。有作为分立IC的无线测试接入端口 518、具有再 分配导体的衬底634、堆叠的管芯636、衬底638上的结合焊盘、测试或控制信号650、球 形键合704和引线结合708。尽管该图示出了两个堆叠的管芯，但本领域的技术人员很熟 悉的是，可以按照同样方式组装多个管芯，3个、4个等，从而由本发明的设备有利的利 用。以与图71类似的方式，图72示出了用于询问具有SIP装置的电子部件的设备， 不过在这种情况下WTAP集成在集成电路之内。集成电路可以执行用于SIP装置的最终实用性的功能，但在这种情况下具有添加 的功能以执行WTAP功能。可以根据需要将其集成到一个或几个这样的电路中，以实现
测试覆盖。对于混合式设计，可以将DUT置于各种模式中，并可以按照其组装的样子测试 SiP的Iddq。那么，可以对任何指标之外的部分或制造步骤标注以拒绝额外的部件放置或 最终封装。范例5.无线误码率测试。为了测试系统数据的完整性，执行误码率测试以评估在理想和不理想DUT探针 放置条件下的原始误码率，并查看可能的机械偏移范围。使用比特误码率测试来确定无 线通信链路的误码率。在发射(数字输入)探针侧，测试图是Tektronix CSA 907T测试 组的。DUT接收信号(数字输出)连接到套件Tektronix CSA 907R接收机。在测试单元 时将时钟速率设置为20MHz，以匹配IOM波特数据率的设计目标。在发射机上选择伪随 机比特模式。设置接收测试组以观察同样的模式。接收电平停留在0.4伏。这一低电压 是由于加载CMOS DUT输出的Tektronix测试组的50欧姆终止造成的。DUT的低功率 CMOS逻辑输出通常不会看到50欧姆，从而将输出加载到更低的电压电平。在探针位于 SiP衬底上安装的DUT上方时，在DUT和探针之间设置30um的间隙。图67示出了误码率与垂直和横向DUT的关系，DUT探查距离偏移和10_10误 码率等值线。在等值线中，误码率基本为零，在外部，误码率迅速增大到100%。+Z方 向在DUT和探针之间具有更大的分离。+ZX方向移动探针以提高与DUT的交叠。-ZX方向沿相反方向移动探针，与DUT的交叠较小。ZY方向横向地移动探针，使得天线或 多或少地交叠。在图67中可以看出，良好数据完整性所需的浮动探针位置在X或Y方 向上大约为+/_50um，在Z方向上介于0和45um之间。利用连接到测试头，连接到具有探针卡的负载板的测试计算机或测试器完成晶 圆或层压体的测试，测试计算机或测试器经由一些接触或无接触通信与集成电路(IC)晶 圆、层压体、系统级封装(SIP)、再分布的芯片封装(RCP)晶圆或通过一些其它增加或减 少制造工艺生产的电路进行通信。晶圆可以是半导体材料的单片式切片或它可以是从一起安装或模制成单个盘或 矩形形状的分立器件生成的混合结构(如在RCP晶圆的情况下那样)。图73是给出无线 测试系统的总图的系统图，无线测试系统包括测试计算机或测试器676，其经由电缆或测 试头向负载板672和探针卡640提供输入信号和功率(注意，在一些情况下测试器676、 电缆、测试头674将被集成到单一单元中)。探针卡640上的无线测试接口(WTI)芯片 将信号转换成RF信号并将它们发射到已经放在晶圆上一些或很多测试部位上的WTI被测 器件(DUT)芯片或晶圆。探针卡640还通过与探针接触或通过其它非接触手段向晶圆发 射功率和接地。由晶圆探查系统或晶圆探查器682上的晶圆卡盘680转移晶圆，使得探 针卡640能够在晶圆上一个或多个部位顶部对齐自己，以在将晶圆移动到下一组测试部 位之前执行测试。在处理晶圆或层压体期间，执行过程控制监测(PCM)以确定过程的质量和晶圆 或层压体的状态。PCM的目的是尽快检测到晶圆或层压体中的故障以及过程中的故障， 以降低处理故障晶圆或层压体的成本并减轻故障过程对更多产品的效果。执行PCM的一种方法是设计和构建测试部位668，如图74A和74B在晶圆560 或层压体670上所示，而不是在这些部位构建真实产品，并且测试这些测试部位或对其 取样，以确定构建过程的质量，而不是测试实际产品部位。图74A示出了对混合晶圆 560 (图74B)或层压体670 (图74A)上的测试部位进行过程控制监测的可能位置。这些 测试部位专用于将实现制造过程评价并可能不会变为真实产品的测试结构。通过在晶圆 或层压体上分布测试部位，以便在产品整个面积上检测过程中的变化。在PCM期间使用探针接触晶圆具有几个缺点利用探针接触晶圆生成金属和硅 颗粒，这可能会损伤产品和设备，反复接触晶圆可能破坏接触点，使得不能进一步测试 晶圆，在晶圆上对齐探针变得更加困难，因为接触点的尺寸减小而数目增加。这里描述的方法使用探针卡(Scanimetrics WTI探针芯片位于其上)和晶圆上 PCM测试部位(Scanimetrics WTI被测器件(DUT)芯片位于其上)之间的通信。探针卡 和测试部位之间的通信可以是两种类型·使用机械探针的接触探查 使用射频(RF)通信的无接触探查。在这种情况下，可以使用或不使用接触探 针向测试部位提供功率和接地。图75A、75B和75C示出了探针卡640和被测晶圆或层压体678的一些细节。在 过程控制监测(PCM)应用中，测试部位是晶圆上被牺牲用作非产品测试部位的一些或很 多空间中的一个。在制造过程期间的各阶段，将利用探针卡上的WTI探针芯片无线测试 测试部位，以确定过程的有效性和测试部位的正确操作。
36
图76示出了 WTI过程控制监测(PCM)测试子系统的方框图。测试控制器722 经由系统接口 724，使用各种协议，包括 JTAG、CAN、SPI> ZigBee> Bluetooth、USB、 Scanimetrics-proprietary接口和以太网，从测试器接收命令。测试控制器722向测量单元
732发送命令，以对被测器件进行测量，包括电容、电感、电阻、电流、电压和频率。 测试控制器722可以访问存储器532 (RAM和/或闪存)，并能够向各种装置726(例如 JTAG)、测量结构728和测试结构730 (例如引线结合链、焊球或通孔)进行通信。注意，尽管将PCM描述为一个应用，但将按照相同方式描述功能测试。将理解 的是，通过这些教导实现PCM或功能测试套件或组合。随着晶圆或层压体制造过程继续进行，可以在每个步骤执行测试以判断过程是 故障的还是有效的，以及正在晶圆或层压体上生长或淀积的结构是否正确工作。构津和测试过稈流稈(使用无线PCM)=图77示出了制造测试工艺流程，图78在高层级图中示出了 WTI PCM测试部 位，图79示出了 WTI PCM测试部位的顶视图。优选地，将功能IC附着到衬底，连同任 何其它测试IC 一起，将WTI DUT IC附着到衬底上的测试部位位置。利用无线测试系统 测试 WTI DUT IC。在图77中，该流程描述了用于构建IC晶圆、层压体、RCP晶圆的处理和测试步 骤或其它加性和减性过程。WTI DUT芯片正被用于接触或无接触过程控制监测。WTI DUT芯片可以放在衬底上的测试部位位置中，然后利用探针卡上的WTI探针芯片，利用 完全接触情况下的机械探针或非接触情况下的RF通信进行测试。然后在WTI DUT芯片 的顶部上增加第一电介质层和第一金属层，并执行另一测试，以经由一个WTI DUT输入 到WTI DUT输出的回送验证电介质的绝缘性能和金属的电阻率/连通性。将以类似方式 施加和测试后续电介质和金属层。参考图78，将WTI DUT芯片安装在混合式晶圆或层压体上的一个或多个专用测 试部位上，并经由引线结合、球焊或某种其它连接方法连接到各种结构，包括电容器、 电阻器、电感器、通孔和通孔链、球焊和球焊链、引线结合和引线结合链。可以在制造 过程期间将这些结构嵌入晶圆或层压体中，或这些结构可以是制造之后，组装过程期间 安装在晶圆或层压体上的分立结构。在图79中，已经在衬底上放置了 WTI DUT芯片和其它可能的测试IC，并已经 在IC顶部淀积了电介质和金属层。金属层提供WTI DUT输入和其它测试电路之间的互 连，以无线方式向探针卡发射金属层向WTI DUT输出返回的信号。PCM 测量无接触过程控制监测系统将执行组装过程的直接电气测量。参考图80A、80B和 80C,可以在构建过程的WTI PCM中执行以下类型的测量。1.IC I/O焊盘718与其它点，例如其它芯片上与通孔712和金属层716连接的其 它I/O焊盘之间的开路/短路。“通孔” 712是两个金属层716之间或金属层716与I/ O焊盘718之间的金属连接。2.通孔电阻，即单个或多个通孔712。3.引线结合的连续性和电阻4.球焊的连续性和电阻
5.金属层716的连通性和电阻。淀积、掩蔽并蚀刻金属层716以生产用于互连 的细金属线。WTI DUT芯片664a可以用于测试这些互连是否能够发射信号并测量它们 的电阻。6.金属层的电容和电感。在将最终产品用于RF应用中时，这些是尤其重要的测 量，在RF应用中，良好的性能取决于产品中准确而可靠的电容和电感值。7.测试部位上的测试芯片的功能性。WTI DUT芯片664a能够提供扫描测试以 确定测试部位上其它测试芯片664b的正常工作运行。8.其它安装的测试芯片664b或制造的晶圆上或层压体上结构的电气特性(电 容、电阻和电感)。图80A-80C示出了 WTI PCM测试部位的侧视图。图示的WTI DUT芯片664a 和另一(一个或多个)测试芯片664b位于晶圆或层压体上的测试部位中。从具有WTI 探针芯片的探针卡到WTI DUT 664a的完全接触通信(经由机械探针696)或无接触通信 (经由RF 686a和b)允许向WTI DUT 664a的I/O焊盘718施加信号，I/O焊盘718将通 过淀积的金属716和通孔712连接到其它测试芯片664b或一个或多个通孔712，然后返回 到另一 WTIDUTI/0焊盘，从而可以由探针卡读取返回信号。可以经由机械探针698或 经由RF 686a实现功率传输。图81A-81C示出了在PCM测试部位中的各种天线放置选择图81A示出了在 WTI电路中放置天线662 ；图81B示出了在晶圆或层压体电路中放置天线662 ；图81C示 出了通过后续加性制造过程在WTI顶部或晶圆或层压体顶部放置天线。图82是利用集成到DUT上的测试结构询问电子部件的设备的透视图。图83是示出了 3个DUT和一个测试接口之间的信令的图示。图示的要素包括 DUT 20a、20b、20c、SiP衬底544、芯片ID 760、标准I/O 762和无线通信天线和电路 764。在SiP中嵌入测试SiP接口模块以利用JTAG扫描链读出芯片ID号。图84a是示出了完全无线的DUT组的图示，其包括DUT上的非易失性存储器中 的读/写ID或测试数据。如在测试插座或某种其它标准方式中那样，可以由外部管脚供 应功率。图示的要素包括SiP衬底544、芯片ID和测试结果存储器760，以及无线通信 天线和电路764。测试电路集成在管芯上以读出芯片ID号和测试结果。对于多步测试而 言知道过去执行了什么测试以及测试结果是什么是重要的。这种方法和设备允许在IC或 SiP中存储部分测试结果。通过这种方式，即使在封装之后也能够读取测试结果和ID，这 在IC晶圆SiP MCM中，甚至在制造期间和之后的被封装部分中都提供了跟踪能力。描 述这种方法和设备的一种方式是“无线条形码”或“无线油墨”，可以包括诸如压印技 术的存储装置。该工艺和设备的另一种用途是利用存储器中的适当代码对已知的良好管 芯(KGD)进行编程。通过这种方式，后续制造步骤能够读取指定并挑选出不好的管芯。 这允许在测试和封装之间解耦，从而通过不封装非KGD使封装过程的前端优化。这还允 许在时间上解耦，从而能够稍后恢复和读取全部为部分优质材料的整个晶圆，即，有补 救措施，即不必封装不好的管芯以及不必在测试时刻画或分开管芯。可以在整个过程期 间携带管芯的质量。可以将该概念扩展到向部件增加质量或速度分级，可以在测试时在 存储器中编写这个概念。稍后在封装时，可以读取存储器以判断诸如掌握了哪个质量参 数，例如特定装置的存储器件的速度或误码率。记录保管无需分别进行，从而提高了成功率并对步骤解耦，然后就能够逐一优化步骤。图84b示出了在具有独立通信信道的DUT上集成的无线功率基元。图示的要素 包括DUT 20a、20b、20c、SiP衬底544、芯片ID和测试结果存储器760、无线通信天线 和电路764以及无线功率天线和电路766。向管芯中集成超低功率测试电路以读取芯片 ID号。这例示了如何在即使没有接触IC晶圆SiP MCM等时也能够增加跟踪能力和检查 功能。在本专利文献中，在非限制性意义上使用“包括” 一词来表示包括该词后面的 项目，但不排除未具体提到的项目。由不定冠词提及要素不排除存在超过一个要素的可 能，除非上下文明确要求仅有一个要素。要理解以下权利要求包括上文具体例示和描述的内容、在概念上相当的内容以 及明显可以替代的内容。本领域技术人员将认识到，可以配置对所述实施例的各种调节 和修改而不脱离权利要求的范围。仅作为范例阐述了图示的实施例，不应将其视为限制 本发明。要理解的是，在以下权利要求的范围内，可以通过具体图示和描述之外的方式 实践本发明。39
权利要求
1.一种用于询问由衬底支撑的电子电路的设备，包括所述衬底之外的测试器，包括测试器收发器；由所述衬底支撑并连接到所述电子电路的测试电路，所述测试电路包括处理器以及 与所述测试器收发器进行通信的测试电路收发器，用于发射从所述测试器到所述处理器 的指令并发射从所述处理器到所述测试器的询问结果；以及对所述处理器进行了编程以处理来自所述测试器的指令，以利用对应于所述指令的 询问来询问所述电子电路。
2.根据权利要求1所述的设备，其中，所述测试器包括探针和探针接口，所述测试器 收发器是无线探针收发器。
3.根据权利要求2所述的设备，其中，所述测试电路包括源测量单元。
4.根据权利要求1所述的设备，其中，所述测试器包括功率发射机且所述测试电路包 括功率接收机。
5.根据权利要求1所述的设备，其中，所述电子电路包括一个以上要询问的器件。
6.根据权利要求1所述的设备，其中，对应于所述指令的所述询问包括顺序的或并行 的一个以上询问。
7.根据权利要求1所述的设备，其中，所述衬底为晶圆，且所述电子电路为所述晶圆 中的集成电路。
8.根据权利要求1所述的设备，其中，所述电子电路安装在所述衬底上。
9.根据权利要求1所述的设备，其中，所述测试电路包括功率控制电路元件。
10.根据权利要求9所述的设备，其中，所述功率控制电路元件包括光功率接收器、 接触功率接收器和无线功率接收器中的至少一种。
11.根据权利要求1所述的设备，其中，所述处理器接收和处理所述询问的结果。
12.根据权利要求1所述的设备，其中，所述处理器包括用于参考所述询问的结果的 光学基准电路元件。
13.根据权利要求1所述的设备，其中，所述处理器包括从一组信号转换器中选择的 至少一种信号转换器元件，所述一组信号转换器包括交流/直流转换器、模拟/数字转 换器、电压/频率转换器、电流/频率转换器、电压/时间转换器和电流/时间转换器。
14.根据权利要求1所述的设备，其中，所述处理器是可编程的。
15.根据权利要求1所述的设备，其中，所述处理器包括参数测量单元。
16.根据权利要求15所述的设备，其中，所述参数测量单元包括从以下组中选择的一 个或多个电路元件，所述组包括电流测量仪器放大器、电压测量仪器放大器、毫微微 安电流测量仪；具有受D/A信号控制的扫频能力的强制电压放大器、开关组、用于量程 选择的集成电阻以及用于CV测量的可变幅度振荡器。
17.根据权利要求1所述的设备，其中，对应于所述指令的所述询问包括从以下组选 择的测试，所述组包括前端测试、后端测试、电流-电压和电容-电压关系测试、光污 染测试、少数载流子扩散长度测试、寿命和定量金属化和扩散测量测试、栅氧化物完整 性(GOI)测试、使用晶圆上电荷泵和控制电介质泄漏测量的电介质参数测试、用于电介 质电荷和界面测量的非接触电容-电压测试、用于具有隧穿范围之内的电荷泵的电介质 的电容和氧化物厚度测试、针对处于低泄漏F-N隧穿中的电介质用于电介质电荷和界面测量的非接触电容-电压测试、CMP损伤监测测试、蚀刻损伤监测测试、等离子体损伤 监测测试、包括电荷注入的表面能级效应测试、制造半导体晶圆期间的极低功率测试以 及在半导体晶圆制造的各阶段执行的用于流水线内工艺监测的测试。
18.根据权利要求1所述的设备，其中，要询问的电子电路由硅晶圆、硅锗晶圆、和 IC混合电路、包括个体IC多芯片模块的晶圆和结构、以及硅基集成电路形成。
19.根据权利要求1所述的设备，其中，所述测试电路包括用于存储测试信息的存储装置。
20.一种在衬底上制造电子电路期间询问所述电子电路的方法，包括如下步骤提供由所述衬底支撑并连接到所述电子电路的测试电路，所述测试电路包括处理器 和测试电路收发器；从测试器向所述测试电路发射指令；利用所述处理器处理所述指令；以及利用与所述指令对应的询问来询问所述电子电路。
21.根据权利要求20所述的方法，还包括处理所述处理器询问的结果并向所述测试器 发射所处理的结果的步骤。
22.根据权利要求20所述的方法，其中从所述测试器发射指令包括利用探针接口、探 针和无线探针收发器发射指令。
23.根据权利要求20所述的方法，其中，所述测试电路包括源测量单元。
24.根据权利要求20所述的方法，还包括向所述测试电路发射功率的步骤。
25.根据权利要求20所述的方法，其中，询问所述电子电路包括依次地或并行地询问 所述电子电路中的一个或多个器件。
26.根据权利要求20所述的方法，其中，所述衬底为晶圆，且所述电子电路为所述晶 圆中的集成电路。
27.根据权利要求20所述的方法，其中，所述电子电路安装在所述衬底上。
28.根据权利要求20所述的方法，其中，所述测试电路包括功率控制电路元件。
29.根据权利要求28所述的方法，其中，所述功率控制电路元件包括光功率接收器、 接触功率接收器和无线功率接收器中的至少一种。
30.根据权利要求20所述的方法，还包括利用光基准电路元件参考所述询问的结果的 步骤。
31.根据权利要求20所述的方法，其中，所述处理器执行从以下组选择的至少一次信 号转换，所述组包括交流/直流转换、模拟/数字转换、电压/频率转换、电流/频率 转换、电压/时间转换以及电流/时间转换。
32.根据权利要求20所述的方法，还包括对所述处理器重新编程的步骤。
33.根据权利要求20所述的方法，其中，所述处理器包括参数测量单元。
34.根据权利要求33所述的方法，其中，所述参数测量单元包括从以下组中选择的一 个或多个电路元件，所述组包括电流测量仪器放大器、电压测量仪器放大器、毫微微 安电流测量仪；具有受D/A信号控制的扫频能力的强制电压放大器、开关组、用于量程 选择的集成电阻、以及用于CV测量的可变幅度振荡器。
35.根据权利要求20所述的方法，其中，询问所述电子电路包括施加从以下组选择的至少一种测试，所述组包括前端测试、后端测试、电流-电压和电容-电压关系测试、 光污染测试、少数载流子扩散长度测试、寿命和定量金属化和扩散测量测试、栅氧化物 完整性(GOI)测试、使用晶圆上电荷泵和控制电介质泄漏测量的电介质参数测试、用于 电介质电荷和界面测量的非接触电容-电压测试、用于具有隧穿范围之内的电荷泵的电 介质的电容和氧化物厚度测试、针对处于低泄漏F-N隧穿中的电介质用于电介质电荷和 界面测量的非接触电容-电压测试、CMP损伤监测测试、蚀刻损伤监测测试、等离子体 损伤监测测试、包括电荷注入的表面能级效应测试、制造半导体晶圆期间的极低功率测 试、询问衬底中的集成电路的极低功率测试、以及在半导体晶圆制造的各阶段执行的用 于流水线内工艺监测的测试。
36.根据权利要求20所述的方法，其中，要询问的所述电子电路由硅晶圆、硅锗晶 圆、和IC混合电路、包括个体IC多芯片模块的晶圆和结构以及硅基集成电路形成。
37.根据权利要求20所述的方法，其中，在制造的多个阶段询问所述电子电路。
38.根据权利要求37所述的方法，还包括通过比较每个阶段的所述询问的结果来监测 所述制造的多个阶段的步骤。
39.根据权利要求19所述的方法，其中，所述测试电路还包括用于存储测试信息的存 储装置。
40.一种在制造由衬底支撑的电子电路期间询问所述电子电路的方法，包括如下步骤提供由衬底支撑的测试电路，所述测试电路包括用于与测试探针进行通信的测试电 路收发器和用于处理来自所述测试探针的指令的处理器，所述测试电路电连接到所述电 子电路；指示所述测试电路利用第一询问来询问所述电子电路；向所述电子电路应用制造步骤；以及指示所述测试电路利用第二询问来询问所述电子电路。
41.根据权利要求40所述的方法，还包括在利用第一询问询问所述电子电路之后且在 利用所述第二询问询问所述电子电路之前对所述测试电路重新编程的步骤。
42.根据权利要求40所述的方法，还包括处理所述处理器询问的结果并向所述测试器 发射所处理的结果的步骤。
43.根据权利要求40所述的方法，其中，指示所述测试电路包括利用探针接口、探针 和无线探针收发器发射指令。
44.根据权利要求40所述的方法，其中所述测试电路包括源测量单元。
45.根据权利要求40所述的方法，还包括向所述测试电路发射功率的步骤。
46.根据权利要求40所述的方法，其中，询问所述电子电路包括依次地或并行地询问 所述电子电路中的一个或多个器件。
47.根据权利要求40所述的方法，其中，所述衬底为晶圆且所述电子电路为所述晶圆 中的集成电路。
48.根据权利要求40所述的方法，其中，所述测试电路包括功率控制电路元件。
49.根据权利要求48所述的方法，其中，所述功率控制电路元件包括光功率接收器、 接触功率接收器和无线功率接收器中的至少一种。
50.根据权利要求40所述的方法，还包括利用光基准电路元件参考所述询问结果的步马聚ο
51.根据权利要求40所述的方法，其中，所述处理器执行从以下组选择的至少一次信 号转换，所述组包括交流/直流转换、模拟/数字转换、电压/频率转换、电流/频率 转换、电压/时间转换、以及电流/时间转换。
52.根据权利要求40所述的方法，其中，所述处理器包括参数测量单元。
53.根据权利要求51所述的方法，其中，所述参数测量单元包括从以下组中选择的一 个或多个电路元件，所述组包括电流测量仪器放大器、电压测量仪器放大器、毫微微 安电流测量仪；具有受D/A信号控制的扫频能力的强制电压放大器、开关组、用于量程 选择的集成电阻、以及用于CV测量的可变幅度振荡器。
54.根据权利要求40所述的方法，其中，指示所述测试电路询问所述电子电路包括 指示所述测试电路应用从如下各项构成的组中选择的至少一种测试前端测试、后端测 试、电流-电压和电容-电压关系测试、光污染测试、少数载流子扩散长度测试、寿命 和定量金属化和扩散测量测试、栅氧化物完整性(GOI)测试、使用晶圆上电荷泵和控制 电介质泄漏测量的电介质参数测试、用于电介质电荷和界面测量的非接触电容_电压测 试、用于具有隧穿范围之内的电荷泵的电介质的电容和氧化物厚度测试、针对处于低泄 漏F-N隧穿中的电介质用于电介质电荷和界面测量的非接触电容_电压测试、CMP损伤 监测测试、蚀刻损伤监测测试、等离子体损伤监测测试、包括电荷注入的表面能级效应 测试、制造半导体晶圆期间的极低功率测试、询问衬底中的集成电路的极低功率测试以 及在半导体晶圆制造的各阶段执行的用于流水线内工艺监测的测试。
55.根据权利要求40所述的方法，其中，要询问的所述电子电路由硅晶圆、硅锗晶 圆、和IC混合电路、包括个体IC多芯片模块的晶圆和结构以及硅基集成电路形成。
56.根据权利要求40所述的方法，还包括比较每个阶段的所述询问的结果以监测制造 的多个阶段的步骤。
全文摘要
一种用于询问由衬底支撑的电子电路的设备包括测试器，所述测试器在衬底之外并包括测试器收发器。测试电路由衬底支撑并连接到电子电路。测试电路包括处理器和与测试器收发器通信的测试电路收发器，用于从测试器向处理器发射指令并从处理器向测试器发射询问结果。对所述处理器进行编程控制以处理来自所述测试器的指令，以利用对应于所述指令的询问来询问所述电子电路。
文档编号G01R31/28GK102016615SQ200980114958
公开日2011年4月13日 申请日期2009年2月26日 优先权日2008年2月27日
发明者B·莫尔, C·V·塞拉塔蒙比, S·斯卢普斯凯 申请人:斯卡尼梅特里科斯有限公司