一种芯片测试装置制造方法
【专利摘要】本发明公开了一种芯片测试装置，它属于电性能的测试装置领域，具体包括第一探针引脚、第二探针引脚、列寻址模块、行寻址模块、开关模块和测试模块，第一探针引脚、列寻址模块和开关模块依次连接，第二探针引脚、行寻址模块和开关模块依次连接，开关模块与测试模块连接，所述的开关电路由单一的场效应管组成。本发明解决了目前的测试芯片的开关电路过于复杂增加了电路本省发生缺陷的危险的缺陷，提供一种芯片测试装置。
【专利说明】一种芯片测试装置
【技术领域】
[0001]本发明属于电性能的测试装置领域，具体涉及一种芯片测试装置。
【背景技术】
[0002]随着半导体制造技术的不断进步，器件特征尺寸不断减小，而集成度不断上升。传统的测试芯片是将每个测试结构单独的连接到探针引脚上。由于纳米时代集成电路制造的复杂性，制造工艺中任何系统性、参数性和随机性的误差都有可能造成缺陷，测试芯片中必须包含成千上万的测试结构才能达到一定的缺陷覆盖率，传统测试芯片设计方法的面积利用率相当低，无法满足该要求。
[0003]目前常用可寻址测试芯片的设计方法，所有的测试结构通过寻址电路和开关电路共用一组探针引脚，解决了面积利用率的问题。但是，这类方法复杂的开关电路设计增加了电路本身发生缺陷的危险，干扰了缺陷的准确定位。
【发明内容】
[0004]本发明要解决的技术问题是针对目前的测试芯片的开关电路过于复杂增加了电路本省发生缺陷的危险的缺陷，为此提供一种芯片测试装置。
[0005]为了解决上述技术问题，本发明采用如下技术方案:
一种芯片测试装置，包括第一探针引脚、第二探针引脚、列寻址模块、行寻址模块、开关模块和测试模块，第一探针引脚、列寻址模块和开关模块依次连接，第二探针引脚、行寻址模块和开关模块依次连接，开关模块与测试模块连接，所述的开关电路由单一的场效应管组成；所述的测试模块包括电阻测量模块和漏电测量模块，所述漏电测量模块包括第一比较器、第二比较器、第三比较器、光电耦合器和场效应管，第一比较器的负相输入端与测量负载连接，第一比较器的输出端与第二比较器的正相输入端连接，第二比较器的输出端与第三比较器的正相输入端连接，光电耦合器的正极端与示波器的输出端连接，光电耦合器的发射极端与场效应管的栅极连接，场效应管的漏极与第三比较器的正极端连接，第三比较器的输出端与示波器连接。
[0006]采用本发明一种芯片测试装置具有如下技术效果:
所述的开关电路由单一的场效应管组成，取代了传统方法中的逻辑门，简化了开关电路，从而减小电路发生故障的机会；由第一探针引脚提供电测试信号；第二探针引脚用于缺陷定位；行寻址电路和列寻址电路用于控制开关电路的工作状态；行寻址电路用于打开行选择开关，列寻址电路用于打开列选择开关，通过行选择开关和列选择开关可以精确的定位所测量的负载，同时所有的测试电路共用一个第一探针引脚，简化了寻址电路，进一步优化了面积利用率。开关电路打开后，测试模块测试相对应的测量负载。所述的测试模块包括电阻测量模块和漏电测量模块。电阻测量模块测试芯片内部阻抗，漏电测量模块分析芯片的线路漏电状况，电阻测量模块和漏电测量模块的测量值反应了芯片的失效分析。
[0007]进一步，还包括显示模块，测试模块与显示模块连接。显示模块将所测量的电阻值和漏电值通过显示模块显示出，便于工作人员观察。
[0008]进一步，所述测试模块包括设于设于各线路中电流互感器与电压互感器。
[0009]进一步，所述显示模块为IXD显示屏。
[0010]对于测试模块与显示模块的选型仅是具体实用性选择，便于现实使用。
【专利附图】
【附图说明】
[0011]图1是本发明一种芯片测试装置的实施例的模块图。
[0012]图2是图1的漏电测量模块的电路原理图。
【具体实施方式】
[0013]下面结合附图对本发明做进一步说明:
如图1所示，本发明芯片测试装置，具体包括:第一探针引脚、第二探针引脚、列寻址模块、行寻址模块、开关模块和测试模块，第一探针引脚、列寻址模块和开关模块依次连接，第二探针引脚、行寻址模块和开关模块依次连接，开关模块与测试模块连接，所述的开关电路由单一的场效应管组成。
[0014]在具体实施过程中，由第一探针引脚为测试模块提供电测试信号，以及为列寻址模块和行寻址模块提供所需的地址访问信号。假设所选定的行地址为第三行，列地址为第四列，行寻址模块产生行选择信号，打开多个行选择电路中的第三行，列寻址模块产生列选择信号，打开多列开关电路中的第四列和第五列。
[0015]当选择电阻测量模块时，电流由第四列的第一探针引脚流入，经测量电阻后由电压表经第五列的第一探针引脚流出，读出电压表的值可测出电阻值。
[0016]另外，如图2所示，漏电测量模块包括第一比较器IC1、第二比较器IC2、第三比较器IC3、光电耦合器OC和场效应管VT，第一比较器ICl的负相输入端与测量负载连接，第一比较器ICl的输出端与第二比较器IC2的正相输入端连接，第二比较器IC2的输出端与第三比较器IC3的正相输入端连接，光电耦合器OC的正极端与示波器A的输出端连接，光电耦合器OC的发射极端与场效应管VT的栅极连接，场效应管VT的漏极与第三比较器IC3的正极端连接，第三比较器IC3的输出端与示波器A连接。流过测试负载的电流进入第一比较器ICl的负相输入端，经第一比较器ICl的放大后输出，再由第二放大器IC2和第三放大器IC3峰值保持后，由第二电容C2滤波，然后输入示波器A，显示出漏电值，示波器的输出值输入到光电親合器OC的正极端，使其内部的发光二极管发光，从而使其内部的光敏三极管导通，场效应管VT导通，电流流入地，漏电测量模块数值清零。
[0017]再者，本发明的芯片测试保护装置包括:动态信号产生器、动态信号比较器、测试压焊块、金属线、控制电路和报警电路，动态信号产生器、动态信号比较器、控制电路和报警电路位于芯片内，芯片一侧设有划片槽，金属线位于划片槽内，动态信号产生器一条支路与动态信号比较器连接，另一条支路通过金属线与动态信号比较器连接，测试压焊块一条支路通过金属线与控制电路连接，另一条支路通过金属线与报警电路连接，动态信号比较器一条支路与控制电路连接，另一条支路与报警电路连接。动态信号产生器产生信号特性相同的第一动态信号和第二动态信号，第一动态信号通过划片槽内的金属线输入到动态信号比较器中，第二动态信号直接输入到动态信号比较器中，动态信号比较器对接收到的信号进行比较，若相同就将高电SS平输入控制电路，若不相同，就触发报警电路发出报警信号；与此同时，测试压焊块产生外部测试模式使能信号，通过金属线输入到控制电路内，若控制电路未收到外部测试模式使能信号，则控制报警电路发出报警信号，若控制电路收到外部测试模式使能信号且动态信号比较器输出高电平到控制电路，则控制电路输出内部测试模式使能信号，芯片进入测试模式。当芯片从晶圆上分离出来时，划片槽与芯片分开，使金属线与芯片内的动态信号产生器、动态信号比较器和控制电路断开连接，使动态信号比较器无法输出高电平到控制电路中，从而控制电路无法输出内部测试模式使能信号，芯片无法进入测试模式，在芯片边缘的金属线的数量较多，同时金属线之间的间距可以很小，这大大增加了 FIB技术重建金属线的难度和复杂度，大大提高了攻击者进入芯片的测试模式的难度，从而大大提升了芯片的安全性。
[0018]所述测试模块包括设于设于各线路中电流互感器与电压互感器。所述显示模块为IXD显示屏。
[0019]对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些也应该视为本发明的保护范围，这些都不会影响本发明实施的效果和专利的实用性。
【权利要求】
1.一种芯片测试装置，其特征在于:包括第一探针引脚、第二探针引脚、列寻址模块、行寻址模块、开关模块和测试模块，第一探针引脚、列寻址模块和开关模块依次连接，第二探针引脚、行寻址模块和开关模块依次连接，开关模块与测试模块连接，所述的开关电路由单一的场效应管组成；所述的测试模块包括电阻测量模块和漏电测量模块，所述漏电测量模块包括第一比较器、第二比较器、第三比较器、光电親合器和场效应管，第一比较器的负相输入端与测量负载连接，第一比较器的输出端与第二比较器的正相输入端连接，第二比较器的输出端与第三比较器的正相输入端连接，光电I禹合器的正极端与不波器的输出端连接，光电耦合器的发射极端与场效应管的栅极连接，场效应管的漏极与第三比较器的正极端连接，第三比较器的输出端与示波器连接。
2.如权利要求1所述的芯片测试装置，其特征在于:还包括显示模块，测试模块与显示模块连接。
3.如权利要求2所述的芯片测试装置，其特征在于:所述测试模块包括设于设于各线路中电流互感器与电压互感器。
4.如权利要求2或3所述的芯片测试装置，其特征在于:所述显示模块为1X0显示屏。
【文档编号】G01R31/28GK104502830SQ201410788096
【公开日】2015年4月8日 申请日期:2014年12月18日 优先权日:2014年12月18日
【发明者】陈佳英 申请人:重庆智锐德科技有限公司