一种集成电路对插测试结构的制作方法
【技术领域】
[0001]本实用新型涉及半导体器件测试领域，尤其涉及一种集成电路对插测试结构。
【背景技术】
[0002]当前在智能手机iPhone、平板电脑iPad等移动终端设备的带动下，电子消费类产品进入一个爆炸式的发展阶段，大容量的存储集成电路、摄像集成电路、重力感应集成电路、中央处理器等集成电路的需求空前，集成电路测试是整个半导体制制程中不可或缺的一环，电子消费类产品的需求必定会带动集成电路测试行业的需求，测试对于提高产品质量，建立生产销售的良性循环有着不可或缺的作用。根据测试的目的不同，可以把集成电路测试分为验证测试、生产测试、老化测试及接受测试四种类型，其中，对于验证测试和老化测试由于量小或者不便于采用自动化设备测试的原因，一般采用手工测试的方式，因此需要用到测试治具，即人手将集成电路放入测试座，盖上上盖压紧集成电路，测试座内部的导电体(探针或导电胶)上部会与集成电路的引脚接触，导电体的底部会将电信号引出来连到PCBA板完成测试验证。
[0003]如图1所示为现有的测试结构，先将集成电路(20)放置于集成电路放置槽(21)内，盖上压紧装置(22)为了保证测试座(21)与PCBA板(23)的精确对准及提供足够的夹持力，需要做一块底板(24)来精确定位PCBA板(23)，与此同时为了测试座的定位及提供足够的夹持力需要做上面板(25)和下面板(26)，这种方式来做测试治具是根据每个不同的PCBA板来定制的，不能实现量产，费时费力，成本极高，当PCBA板更换时必须重新做测试治具，制作周期大概2-3周，时效性差。
【实用新型内容】
[0004]本实用新型的目的在于解决上述问题而提出一种集成电路对插测试结构，该集成电路测试结构具有安装简单，且只要集成电路的引脚一样就可以实现同一机构适应不同的PCBA板的安装要求，实现了标准化生产，降低了制作成本，缩短了生产周期。
[0005]为了实现上述目的，本实用新型采取的技术方案如下:
[0006]本实用新型提出一种集成电路对插测试结构，包括上端子板、下端子板，所述上端子板底面设有上对插端子，所述下端子板的顶面设有下对插端子，所述上端子板通过上对插端子与下对插端子的对插与下端子板连接。
[0007]所述上对插端子的端部设有供下对插端子插入的插孔；或者下对插端子的端部设有供上对插端子插入的插孔。
[0008]所述下端子板与集成电路大小一致或大小相近，下端子板上设有与集成电路一样的引脚。
[0009]进一步的，所述上端子板及下端子板是印制电路板。
[0010]优选的，所述上端子板及下端子板也可以是绝缘板。
[0011]本实用新型的有益效果:
[0012]1.本实用新型的下印制电路板的大小与集成电路大小一致，而下印制电路板的安装跟集成电路的贴装工艺完全一样，因此，只要集成电路的引脚一样，可以实现同一机构适应不同的PCBA板的安装要求，本实用新型可以实现标准化生产，制作成本大大降低，生产周期也大大缩短；
[0013]2.本实用新型在实际安装时，只需将下印制电路板安装在PCBA板上，再将上印制电路板对插到下印制电路板即可，安装简单可靠。
【附图说明】
[0014]1.图1为现有集成电路测试结构图；
[0015]2.图2为本实用新型实施例1的上、下端子板组装爆炸图；
[0016]3.图3为本实用新型实施例1的上、下端子板组装图；
[0017]4.图4为本实用新型实施例1的实际应用图；
[0018]5.图5为本实用新型实施例2的上、下端子板组装爆炸图；
[0019]6.图6为本实用新型实施例2的上、下端子板组装图；
[0020]7.图7为本实用新型实施例2的实际应用图。
[0021]其中，1-上端子板，2-下端子板，3-上对插端子，4-下对插端子，5-插孔，6-PCBA板，7-测试座，8-集成电路，9-压紧装置。
【具体实施方式】
[0022]为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0023]实施例1
[0024]如图2-3所示，本实用新型提出一种集成电路对插测试结构，包括上端子板1、下端子板2，上端子板I和下端子板2均为印制电路板。
[0025]上端子板I底面设有上对插端子3，所述下端子板2的顶面设有下对插端子4，所述上端子板I通过上对插端子3与下对插端子4的对插与下端子板2连接。上述上对插端子3与下对插端子4分别相对设置在上端子板I与下端子板2的靠近两侧处，上、对插端子的对插即可实现上、下端子板的连接。
[0026]如图4所示为实施例1在实际中的应用。图中包括PCBA板6、测试座7、集成电路8，及压紧装置9，本实用新型在实际测试安装时，先将下端子板2安装在PCBA板6上，再将测试座7安装在上端子板I之上，然后将安装有测试座7的上端子板I上的上对插端子3对插到下端子板2上的下对插端子上，继而将集成电路8放入测试座7中，最后装上压紧装置9。通过装在测试座7内部的导电体使集成电路8的每个引脚与上端子板I电连接，上端子板I为印制电路板，中部设有与集成电路引脚—对应的焊盘，各焊盘通过线路与各对应的上对插端子3电连接，而下端子板2上设有与集成电路8 一样的引脚，使得集成电路8能够与PCBA板6对应的各引脚电连接起来，最后对PCBA板6加电即可实现对集成电路8的测试验证。
[0027]实施例2
[0028]如图5-6所示，本实施例与实施例1的构思与基本结构大致相同，不同之处在于本实施例的上端子板1、下端子板2均为绝缘板，所述下端子板2的顶面设有下对插端子4，下端子板2底部设为与集成电路引脚一一对应的引脚。所述上端子板I的底部装有上对插端子3，上对插端子3中间设有供下对插端子4插入的插孔5。当然，在设计时也可以作相反处理，即下对插端子4中间设有供上对插端子3插入的插孔5。
[0029]如图7所示为本实施例2在实际中的应用，图中包括PCBA板6、测试座7、集成电路8，及压紧装置9，本实用新型在实际测试安装时，先将下端子板2安装在PCBA板6上，再将测试座7安装在上端子板I之上，然后将安装有测试座7的上端子板I上的上对插端子3对应套入到下端子板2上的下对插端子4上，继而将集成电路8放入测试座7中，最后装上压紧装置9。通过装在测试座7内部的导电体使集成电路8的每个引脚与上端子板I上的上对插端子3的顶部连接，而下端子板2上设有与集成电路8 一样的引脚，使得集成电路8能够与PCBA板6对应的各引脚电连接起来，最后对PCBA板6加电即可实现对集成电路8的测试验证。
[0030]作为一种优选方案，上述实施例中的下端子板2与集成电路8大小一致或大小相近，下端子板2上设有与集成电路8—样的引脚。本实用新型的下端子板2的大小与集成电路8大小一致或大小相近，而下端子板2的安装跟集成电路8的贴装工艺完全一样，因此，只要集成电路8的引脚一样，可以实现同一机构适应不同的PCBA板6的安装要求，本实用新型可以实现标准化生产，制作成本大大降低，生产周期也大大缩短。当然，当引脚较大时，比如1.0mm、l.27mm等，上述印制电路板也可使用绝缘板代替。
[0031]以上实施例中的下端子板2做成集成电路8 一样大小或大小相近，下端子板2上制作有跟集成电路8 —样的引脚，这样将下端子板2贴装到PCBA板6上时不会发生干涉等现象，极方便安装。
[0032]惟以上所述者，仅为本实用新型之较佳实施例而已，当然不能以此限定本新型实施之范围，即大凡依本实用新型权利要求及实用新型说明书所记载的内容作出简单的等效变化与修饰，皆仍属本实用新型权利要求所涵盖范围之内。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本实用新型之权利范围。
【主权项】
1.一种集成电路对插测试结构，其特征在于:包括上端子板(I)、下端子板(2)， 所述上端子板(I)底面设有上对插端子(3 )，所述下端子板(2 )的顶面设有下对插端子(4 )，所述上端子板(I)通过上对插端子(3 )与下对插端子(4 )的对插与下端子板(2 )连接。
2.根据权利要求1所述的一种集成电路对插测试结构，其特征在于:所述上对插端子(3)的端部设有供下对插端子(4)插入的插孔(5);或者下对插端子(4)的端部设有供上对插端子(3)插入的插孔(5)。
3.根据权利要求1所述的一种集成电路对插测试结构，其特征在于:所述下端子板(2)与集成电路大小一致或大小相近，下端子板(2)上设有与集成电路一样的引脚。
4.根据权利要求1所述的一种集成电路对插测试结构，其特征在于:所述上端子板(I)及下端子板(2)是印制电路板。
5.根据权利要求1所述的一种集成电路对插测试结构，其特征在于:所述上端子板(I)及下端子板(2)也可以是绝缘板。
【专利摘要】一种集成电路对插测试结构，涉及半导体器件测试领域。一种集成电路对插测试结构包括上端子板、下端子板，所述上端子板底面设有上对插端子，所述下端子板的顶面设有下对插端子，所述上端子板通过上对插端子与下对插端子的对插与下端子板连接。本实用新型能够实现标准化生产，降低了制作成本，缩短了生产周期。
【IPC分类】G01R31-28
【公开号】CN204515083
【申请号】CN201520230680
【发明人】王国华
【申请人】深圳市斯纳达科技有限公司
【公开日】2015年7月29日
【申请日】2015年4月15日