一种防止过冲的稳压电路及基准电路的制作方法

专利名称：一种防止过冲的稳压电路及基准电路的制作方法
技术领域：
本发明涉及电路保护领域，特别涉及一种防止过冲的稳压电路及基准电路。
背景技术：
在现有技术中，稳压电路都没有过冲保护，稳压电路的输出电压过高会造成后继 电路的损伤或误动作。通常情况下，基准电路包括带隙基准电路和稳压电路，基准电路也存在上述问题， 并且低功耗的基准电路还存在启动慢的缺点，这必然会制约着整个系统的上电速度。基准电路为整个模拟系统提供基准电压，是非常关键的模块。如图1所示为现有 技术中基准电路示意图，基准电路通常由带隙基准电路101和稳压电路102两部分组成。稳压电路102由差动放大电路、与差动放大电路相连的输出级组成。稳压电路上 电时，差动放大电路的偏置电流Ibias还没有建立，所以差动放大电路还不能驱动输出级的 输出管M9 ；M9的源极与电源相连，当电源逐渐上升时，M9的源极会以相同的速度随电源一 起上升，而M9的栅极由于寄生电容和密勒补偿电容的影响，不能随电源一起上升，因此，随 着电源的逐渐上升，M9的源栅电压差会逐渐变大，当其大于M9的阈值电压时，M9会流出较 大的电流到电阻串(R3和R4)上，此时VREF端会出现一个较大的过冲，电源上升速度越快， 这个过冲就会越高，直到差动放大电路的偏置电流Ibias建立了，差动放大电路才能驱动M9 来抑制VREF端的过冲。当差动放大电路是低功耗放大器或者M9的栅极电容很大时，过冲 的持续时间就会很长，这必然会影响整个系统在上电时的正常动作。带隙基准电路101为稳压电路102提供零温度系数基准电压VBG和偏置电流IBIAS， 由于带隙基准电路的功耗很低，而且为了提高其电源抑制比，M3、M4、M5和M6的尺寸较大， VBG处还会添加一个较大的旁路电容Q，所以上电时VBG和Ibias需要很长的稳定时间，从而 限制了整个系统的上电速度。现在有很多技术通过添加快速充电通路和反馈环来加快基准电路的上电速度，同 时又能在基准稳定后有效地关断快速充电通路，从而实现低功耗的基准电路。然而，它们都 不能有效地解决快速充电通路引起的基准电压VBG过冲问题。

发明内容
本发明实施例提供一种防止过冲的稳压电路及基准电路，用于解决现有技术中稳 压电路不具有过冲保护的问题，并且还能够解决现有基准电路快速充电和防止过冲的问题。为了解决上述技术问题，本发明实施例提供了一种防止过冲的稳压电路，包括差 动放大器，输出级，控制信号单元及开关电路；所述差动放大器被输入预定的基准电压，根 据所述预定基准电压产生放大电压；所述输出级，根据所述放大电压产生所述稳压电路的 输出；所述控制信号单元根据所述差动放大器的基准电流，产生控制信号；当所述稳压电 路刚上电时，所述差动放大器的基准电流还没建立，所述控制信号单元提供启动信号；当所述差动放大器的基准电流稳定后，所述控制信号单元提供关断信号；所述开关电路，根据控 制信号控制所述输出级；当所述控制信号为启动信号时，所述开关电路关断所述输出级； 当所述控制信号为关断信号时，所述开关电路让所述差动放大器驱动所述输出级。根据本发明所述的稳压电路的一个进一步的方面，当所述输出级包括PMOS晶体 管时，所述开关电路是PMOS晶体管，所述开关电路的PMOS晶体管的栅极与所述控制信号单 元相连接，所述开关电路的PMOS晶体管的源极与电源相连，所述开关电路的PMOS晶体管的 漏极与所述输出级的PMOS晶体管的栅极相连；或者所述开关电路为NMOS晶体管，所述开关电路的NMOS晶体管的栅极与所述控 制信号单元相连接，所述开关电路的NMOS晶体管的漏极与电源相连接，所述NMOS晶体管的 源极与所述输出级的PMOS晶体管的栅极相连接；或者所述开关电路为CMOS开关，所述CMOS开关连接于所述输出级的PMOS晶体管 的栅极和电源之间，由所述控制信号来控制所述CMOS开关的导通或者断开。根据本发明所述的稳压电路的再一个进一步的方面，当所述输出级包括NMOS晶 体管时，所述开关电路是PMOS晶体管，所述开关电路的PMOS晶体管的栅极与所述控制信号 单元相连接，所述开关电路的PMOS晶体管的漏极与地相连，所述开关电路的PMOS晶体管的 源极与所述输出级的NMOS晶体管的栅极相连；或者所述开关电路为NMOS晶体管，所述开关电路的NMOS晶体管的栅极与所述控 制信号单元相连接，所述开关电路的NMOS晶体管的漏极与所述输出级的NMOS晶体管的栅 极相连接，所述NMOS晶体管的源极与地相连接；或者所述开关电路为CMOS开关，所述CMOS开关连接于所述输出级的NMOS晶体管 的栅极和地之间，由所述控制信号来控制所述CMOS开关的导通或者断开。根据本发明所述的稳压电路的另一个进一步的方面，当所述输出级包括PMOS晶 体管时，所述开关电路根据所述控制信号将所述输出级PMOS晶体管的栅极在电源与所述 差动放大器的输出之间切换。根据本发明所述的稳压电路的另一个进一步的方面，当所述输出级包括NMOS晶 体管时，所述开关电路根据所述控制信号将所述输出级PMOS晶体管的栅极在地与所述差 动放大器的输出之间切换。为了解决上述技术问题，本发明实施例还提供了一种低功耗基准电路，包括带隙 基准电路，稳压电路及快速充电电路；所述带隙基准电路，向所述稳压电路提供带隙基准电 压、偏置电流和控制信号；其中所述带隙基准电路包括控制信号单元和基准产生电路；所述控制信号单元产生控制信号，将所述控制信号送给所述基准产生电路、所述 快速充电电路和所述稳压电路；当带隙基准电路的基准电流没有建立时，所述控制信号单 元提供启动信号；当带隙基准电路的基准电流稳定时，所述控制信号单元提供关断信号；所述基准产生电路在上电时利用所述控制信号来正常启动，为所述稳压电路提供 带隙基准电压和偏置电流；所述稳压电路，包括差动放大器，第一开关电路，输出级；所述差动放大器接收所 述带隙基准电压和偏置电流，根据所述带隙基准电压产生放大电压；所述输出级，根据所述 放大电压产生所述稳压电路的输出；所述第一开关电路根据控制信号控制所述输出级，当 所述控制信号为启动信号时，所述开关电路关断所述输出级；当所述控制信号为关断信号时，所述开关电路让所述差动放大器驱动所述输出级。所述快速充电电路，用于在所述基准电路上电时为所述基准产生电路输出辅助电 流，使所述带隙基准电压能快速建立，并且根据所述带隙基准电压的大小控制输出辅助电 流，以防止所述带隙基准电压出现过冲。根据本发明所述的基准电路的再一个进一步的方面，所述快速充电电路为一个栅 极与一个固定偏置电压相连接，源极与所述带隙基准电压端相连接，漏极与电源相连接的 NMOS晶体管。根据本发明所述的基准电路的另一个进一步的方面，在所述快速充电电路的漏极 和电源之间还包括第二开关电路，该第二开关电路的一端与电源相连接，另一端与所述快 速充电电路的漏极相连接，在所述基准电路上电时根据所述控制信号开启或者关断所述快 速充电电路。根据本发明所述的基准电路的另一个进一步的方面，所述第二开关电路是PMOS 晶体管，所述PMOS晶体管的栅极与所述控制信号单元相连接，所述PMOS晶体管的源极与电 源相连接，所述PMOS晶体管的漏极与所述快速充电电路的漏极相连接；或者所述第二开关电路为NMOS晶体管，所述NMOS晶体管的栅极与所述控制信号 单元相连接；所述NMOS晶体管的漏极与电源相连接；所述NMOS晶体管的源极与所述快速 充电电路的漏极相连接；或者所述第二开关电路为CMOS开关，所述CMOS开关连接于所述快速充电电路的 漏极与电源之间，由所述控制信号来控制所述CMOS开关的导通或者断开。根据本发明所述的基准电路的另一个进一步的方面，在所述快速充电电路的栅极 和所述固定偏置电压之间还包括第二开关电路，所述第二开关电路根据所述控制信号将所 述快速充电电路的栅极在所述固定偏置电压与地之间切换。本发明实施例的有益效果在于，可以有效的防止稳压电路的过冲，并且对于基准 电路来说可以实现快速充电，并且同样可以抑制基准电路的过冲现象；本发明实施例的方 案结构简单，成本低。


为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。图1所示为现有技术中基准电路示意图；图2所示为本发明一种防止过冲的稳压电路第一实施例结构图；图3所示为所述控制信号单元的电路图；图4a所示为本发明开关电路采用PMOS晶体管并且输出级为共源级的稳压电路实 施例电路图；图4b所示为本发明开关电路采用CMOS开关并且输出级为共源级的稳压电路实施 例电路图；图4c所示为本发明开关电路采用NMOS晶体管并且输出级为源极跟随器的稳压电路实施例电路图；图4d所示为本发明开关电路采用PMOS晶体管并且输出级为推挽式输出级的稳压 电路实施例电路图；图5所示为本发明一种防止过冲的稳压电路另一个实施例结构图；图6a所示为本发明采用PMOS晶体管和CMOS开关组合的单刀双掷开关并且输出 级为共源级的稳压电路实施例电路图；图6b所示为本发明采用NMOS晶体管和CMOS开关组合的单刀双掷开关并且输出 级为源极跟随器的稳压电路实施例电路图；图6c所示为本发明采用PMOS晶体管和CMOS开关组合的单刀双掷开关并且输出 级为推挽式输出级的稳压电路实施例电路图；图7所示为本发明的一种低功耗基准电路第一实施例结构示意图；图8所示为本发明的一种低功耗基准电路第二实施例结构示意图；图9所示为本发明的一种低功耗基准电路第三实施例结构示意图；图10所示为本发明的一种低功耗基准电路第四实施例结构示意图；图11所示为本发明的一种低功耗基准电路第五实施例结构示意图；图12所示为本发明的一种低功耗基准电路第六实施例结构示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。本发明实施例提供一种防止过冲的稳压电路及基准电路。以下结合附图对本发明 进行详细说明。如图2所示为本发明一种防止过冲的稳压电路第一实施例结构图。包括单级或者多级差动放大器201，开关电路202，输出级203，控制信号单元204。所述差动放大器201、输出级203均为现有技术，所述控制信号单元204根据所述 差动放大器的基准电流，产生控制信号；如图3所示为所述控制信号单元的电路图(本发明 并不限制控制信号单元的电路组成方式)，其中Ix是来自于差动放大器内部的镜像电流，或 者来自于差动放大器外部的偏置电流。当所述稳压电路刚上电时，所述差动放大器201的 基准电流还没建立，所述控制信号单元204提供启动信号；当所述差动放大器201的基准电 流稳定后，所述控制信号单元204提供关断信号。开关电路202在所述稳压电路上电时根据控制信号控制所述输出级203的输出， 从而防止所述稳压电路的输出端出现过冲；当所述控制信号为启动信号时，所述开关电路 202闭合，关断所述输出级203 ；当所述控制信号为关断信号时，所述开关电路202断开，由 所述差动放大器201驱动所述输出级203。作为本发明的一个实施例，当所述输出级203为PMOS晶体管和接地的电阻串时， 所述开关电路202是PMOS晶体管，如图4a所示为本发明开关电路202采用PMOS晶体管并 且输出级203为共源级的稳压电路实施例电路图，所述开关电路的PMOS晶体管的栅极与所述控制信号单元204相连接；所述开关电路的PMOS晶体管的源极与电源相连接；所述开关 电路的PMOS晶体管的漏极与所述输出级的PMOS晶体管的栅极相连接。作为本发明的一个实施例，当所述输出级203包括PMOS晶体管时，所述开关电路 为NMOS晶体管，所述开关电路的NMOS晶体管的栅极与所述控制信号单元204相连接；所 述开关电路的NMOS晶体管的漏极与电源相连接；所述NMOS晶体管的源极与所述输出级的 PMOS晶体管的栅极相连接。作为本发明的一个实施例，当所述输出级203包括PMOS晶体管时，所述开关电路 为CMOS开关，如图4b所示为本发明开关电路采用CMOS开关并且输出级203为共源级的稳 压电路实施例电路图，所述CMOS开关连接于所述输出级的PMOS晶体管的栅极和电源之间， 由所述控制信号来控制所述CMOS开关的导通或者断开。其中所述CMOS开关的PMOS晶体 管接收控制信号ST，所述CMOS开关的NMOS晶体管接收ST取反的信号。刚上电时，差动放大器201的偏置电流还未建立，差动放大器201还没有驱动力， 此时控制信号单元204提供一个启动信号，导通所述开关电路202，开关电路202通过将所 述输出级203的PMOS晶体管的栅极电位上拉到电源电压，来关断所述输出级203的PMOS晶 体管，使其不能输出电流，从而抑制了所述稳压电路在上电时输出端的过冲；当差动放大器 201的偏置电流建立后，差动放大器201已经具有驱动力了，此时控制信号变为关闭信号， 及时关断所述开关电路202，由差动放大器201来驱动输出级203的输出管，使输出电压Vqut 稳定在预定值。作为本发明的一个实施例，当所述输出级包括NMOS晶体管时，所述开关电路是 NMOS晶体管，如图4c所示为本发明开关电路采用NMOS晶体管并且输出级为源极跟随器的 稳压电路实施例电路图，所述开关电路202的NMOS晶体管的栅极与所述控制信号单元204 相连接；所述开关电路的NMOS晶体管的源极与地相连接；所述开关电路的NMOS晶体管的 漏极与所述输出级的NMOS晶体管的栅极相连接。作为本发明的一个实施例，当所述输出级包括NMOS晶体管时，所述开关电路是 PMOS晶体管，所述开关电路的PMOS晶体管的栅极与所述控制信号单元204相连接；所述开 关电路的PMOS晶体管的漏极与地相连接；所述PMOS晶体管的源极与所述输出级的NMOS晶 体管的栅极相连接。作为本发明的一个实施例，当所述输出级包括NMOS晶体管时，所述开关电路为 CMOS开关，所述CMOS开关连接于所述输出级的NMOS晶体管的栅极与地之间，由所述控制信 号来控制所述CMOS开关的导通或者断开。刚上电时，差动放大器201的偏置电流还未建立，差动放大器201还没有驱动力， 此时控制信号单元204提供一个启动信号，导通所述开关电路202，开关电路202通过将所 述输出级203的NMOS晶体管的栅极电位下拉到地电压，来关断所述输出级203的NMOS晶 体管，使其不能输出电流，从而抑制了所述稳压电路在上电时输出端的过冲；当差动放大器 201的偏置电流建立后，差动放大器201已经具有驱动力了，此时控制信号变为关闭信号， 及时关断所述开关电路202，由差动放大器201来驱动输出级203的输出管，使输出电压Vqut 稳定在预定值。作为本发明的一个实施例，当所述输出级包括NMOS晶体管、PMOS晶体管和接地的 电阻串时，所述开关电路是PMOS晶体管，如图4d所示为本发明开关电路采用PMOS晶体管并且输出级203为推挽式输出级的稳压电路实施例电路图，所述开关电路202为PMOS晶体 管，所述输出级203为由PMOS晶体管和NMOS晶体管组成的推挽式输出级，电阻串作为反馈 电阻或者负载电阻。所述开关电路202的PMOS晶体管的栅极与所述控制信号单元204相 连接；所述开关电路的PMOS晶体管的源极与电源电压相连接；所述开关电路的PMOS晶体 管的漏极与所述推挽式输出级中的PMOS晶体管的栅极相连接。刚上电时，差动放大器201的偏置电流还未建立，差动放大器201还没有驱动力， 此时控制信号单元204提供一个启动信号，导通所述开关电路202，开关电路202通过将所 述输出级203的PMOS晶体管的栅极电位上拉到电源电压，来关断所述输出级203的PMOS晶 体管，使其不能输出电流，从而抑制了所述稳压电路在上电时输出端的过冲；当差动放大器 201的偏置电流建立后，差动放大器201已经具有驱动力了，此时控制信号变为关闭信号， 及时关断所述开关电路202，由差动放大器201来驱动输出级203的输出管，使输出电压Vqut 稳定在预定值。作为本发明的一个实施例，当所述开关电路202为PMOS晶体管时，所述控制信号 为一低电平，则所述PMOS晶体管为导通状态，从而控制所述输出级203的输出；所述控制信 号为一高电平，则所述PMOS晶体管为截止状态，所述输出级203的输出不受所述PMOS晶体 管的控制。作为本发明的一个实施例，当所述开关电路202为NMOS晶体管时，所述控制信号 为一高电平，则所述NMOS晶体管为导通状态，从而控制所述输出级203的输出；所述控制信 号为一低电平，则所述NMOS晶体管为截止状态，所述输出级203的输出不受所述NMOS晶体 管的控制。作为本发明的一个实施例，当所述开关电路202为CMOS开关时，所述控制信号为 一高电平，则所述CMOS开关为导通状态，从而控制所述输出级203的输出；所述控制信号为 一低电平，则所述CMOS开关为截止状态，所述输出级203的输出不受所述PMOS晶体管的控 制。如图5所示为本发明一种防止过冲的稳压电路另一个实施例结构图。本实施例与上述图2实施例基本相似，在此之描述不同之处，相同之处不再赘述。在本实施例中，所述开关电路202在所述稳压电路上电时根据控制信号控制所述 输出级203的输出管的栅极电位，从而防止所述稳压电路的输出端出现过冲。作为本发明的一个实施例，当所述输出级203为PMOS晶体管和接地的电阻串时， 所述开关电路202由PMOS晶体管和CMOS开关构成，如图6a所示为本发明开关电路202采 用PMOS晶体管和CMOS开关组合的单刀双掷开关并且输出级为共源级的稳压电路实施例电 路图，所述开关电路202的PMOS晶体管的栅极与所述控制信号单元204相连接，所述开关 电路202的PMOS晶体管的源极与电源相连，所述开关电路202的PMOS晶体管的漏极与所 述输出级203的PMOS晶体管的栅极相连；所述CMOS开关连接于所述差动放大器201的输 出和所述输出级203的PMOS晶体管的栅极之间，接受所述控制信号的控制导通或者断开。刚上电时，差动放大器201的偏置电流还未建立，差动放大器201还没有驱动力， 此时控制信号单元204提供一个启动信号，所述开关电路202中的PMOS晶体管导通，所述 开关电路202中的CMOS开关断开，切断所述输出级203的PMOS晶体管的栅极与差动放大器 201的连接，将所述输出级203的PMOS晶体管的栅极电位上拉到电源电压，从而关断了所述输出级203的PMOS晶体管，使其不能输出电流，抑制了所述稳压电路在上电时输出端的过 冲；当差动放大器201的偏置电流建立后，差动放大器201已经具有驱动力了，此时控制信 号变为关闭信号，所述开关电路202中的PMOS晶体管断开，所述开关电路202中的CMOS开 关闭合，由差动放大器201来驱动输出级203的PMOS晶体管，使输出电压Vqut稳定在预定 值。作为本发明的一个实施例，当所述输出级203为NMOS晶体管和接地的电阻串时， 所述开关电路202由NMOS晶体管和CMOS开关构成，如图6b所示为本发明开关电路202采 用NMOS晶体管和CMOS开关组合的单刀双掷开关并且输出级为源级跟随器的稳压电路实施 例电路图，所述开关电路202的NMOS晶体管的栅极与所述控制信号单元204相连接，所述 开关电路202的NMOS晶体管的源极与地相连，所述开关电路202的NMOS晶体管的漏极与所 述输出级203的NMOS晶体管的栅极相连；所述CMOS开关连接于所述差动放大器201的输 出和所述输出级203的NMOS晶体管的栅极之间，接受所述控制信号的控制导通或者断开。刚上电时，差动放大器201的偏置电流还未建立，差动放大器201还没有驱动力， 此时控制信号单元204提供一个启动信号，所述开关电路202中的NMOS晶体管导通，所述 开关电路202中的CMOS开关断开，切断所述输出级203的NMOS晶体管的栅极与差动放大 器201的连接，将所述输出级203的NMOS晶体管的栅极电位下拉到地电位，从而关断了所 述输出级203的NMOS晶体管，使其不能输出电流，抑制了所述稳压电路在上电时输出端的 过冲；当差动放大器201的偏置电流建立后，差动放大器201已经具有驱动力了，此时控制 信号变为关闭信号，所述开关电路202中的NMOS晶体管断开，所述开关电路202中的CMOS 开关闭合，由差动放大器201来驱动输出级203的NMOS晶体管，使输出电压Vqut稳定在预 定值。作为本发明的一个实施例，当所述输出级203为NMOS晶体管、PMOS晶体管和接地 的电阻串时，所述开关电路202由PMOS晶体管和CMOS开关构成，如图6c所示为本发明开关 电路202采用PMOS晶体管和CMOS开关组合的单刀双掷开关并且输出级为推挽式输出级的 稳压电路实施例电路图，所述开关电路202的PMOS晶体管的栅极与所述控制信号单元204 相连接，所述开关电路202的PMOS晶体管的源极与电源相连，所述开关电路202的PMOS晶 体管的漏极与所述输出级203的PMOS晶体管的栅极相连；所述CMOS开关连接于所述差动 放大器201的输出和所述输出级203的PMOS晶体管的栅极之间，接受所述控制信号的控制 导通或者断开。刚上电时，差动放大器201的偏置电流还未建立，差动放大器201还没有驱动力， 此时控制信号单元204提供一个启动信号，所述开关电路202中的PMOS晶体管导通，所述 开关电路202中的CMOS开关断开，切断所述输出级203的PMOS晶体管的栅极与差动放大器 201的连接，将所述输出级203的PMOS晶体管的栅极电位上拉到电源电压，从而关断了所述 输出级203的PMOS晶体管，使其不能输出电流，抑制了所述稳压电路在上电时输出端的过 冲；当差动放大器201的偏置电流建立后，差动放大器201已经具有驱动力了，此时控制信 号变为关闭信号，所述开关电路202中的PMOS晶体管断开，所述开关电路202中的CMOS开 关闭合，由差动放大器201来驱动输出级203的PMOS晶体管，使输出电压Vqut稳定在预定 值。通过以上实施例，在单级或者多级稳压电路电路中可以通过开关电路实现对输出级的控制，从而避免过冲现象。如图7所示为本发明的一种低功耗基准电路第一实施例结构示意图。包括带隙基准电路600，稳压电路700，快速充电电路800。所述带隙基准电路600，用于向稳压电路700提供带隙基准电压VBG、偏置电流 Ibias和控制信号ST。其中所述带隙基准电路包括控制信号单元和基准产生电路；所述控制 信号单元产生控制信号，将所述控制信号送给所述基准产生电路、所述快速充电电路和所 述稳压电路；所述基准产生电路在上电时利用所述控制信号来正常启动，为所述稳压电路 提供带隙基准电压VBG和偏置电流Ibias ；所述稳压电路700，包括单级或者多级差动放大器，第一开关电路，输出级；所述 差动放大器接收所述基准电压和偏置电流，根据所述带隙基准电压产生放大电压；所述输 出级，根据所述放大电压产生所述稳压电路的输出VREF ；所述第一开关电路根据控制信号 控制所述输出级，从而防止所述稳压电路的输出端出现过冲；当所述控制信号为启动信号 时，所述开关电路关断所述输出级；当所述控制信号为关断信号时，所述开关电路让所述差 动放大器驱动所述输出级。所述快速充电电路800，用于在所述基准电路上电时为所述基准产生电路输出辅 助电流，使所述带隙基准电压能快速建立，并且根据所述带隙基准电压的大小控制输出辅 助电流，以防止所述带隙基准电压出现过冲。如图8所示为本发明一种低功耗基准电路第二实施例结构示意图。本实施例作为图7实施例进一步细化的实施例，其中包括细化的基准电路600，稳 压电路700和快速充电电路800。所述快速充电电路800为一个栅极与一个固定偏置电压相连接，源极与带隙基准 电路600基准电压输出端相连接，漏极与电源Vdd相连接的NMOS晶体管。作为本发明的一个实施例，在所述快速充电电路800的漏极和电源之间还包括第 二开关电路900，该第二开关电路900的一端与电源相连接，另一端与所述快速充电电路 800的漏极相连接，在所述基准电路上电时根据所述控制信号开启或者关断所述快速充电 电路800。当基准电路刚上电时，基准产生电路的基准电流没有建立，所述控制信号单元产 生启动信号，所述第二开关电路900导通，所述快速充电电路800为带隙基准电压输出端提 供辅助电流，以使得VBG快速建立；随着VBG的逐渐升高，所述快速充电电路800的栅极和 源极之间的电压差逐渐减小，因此快速充电电路800输出的辅助电流也逐渐减小，当VBG接 近稳定时，所述快速充电电路800截止，从而有效地防止VBG过冲。此时所述快速充电电路 800可能有漏电流，这会影响带隙基准电路的精度，因此，当基准产生电路的基准电流建立 时，所述控制信号单元提供关断信号，所述第二开关电路900关断，彻底断开快速充电电路 800，以防止所述快速充电电路800有漏电。作为本发明的一个实施例，所述第二开关电路为PMOS晶体管，所述PMOS晶体管的 栅极与所述控制信号单元相连接，根据所述控制信号导通或者关断所述快速充电电路800 ； 所述PMOS晶体管的源极与电源相连接；所述PMOS晶体管的漏极与所述快速充电电路800 的漏极相连接。作为本发明的一个实施例，所述第二开关电路为NMOS晶体管，所述NMOS晶体管的栅极与所述控制信号单元相连接，根据所述控制信号导通或者关断所述快速充电电路800 ； 所述NMOS晶体管的漏极与电源相连接；所述NMOS晶体管的源极与所述快速充电电路800 的漏极相连接。作为本发明的一个实施例，所述第二开关电路为CMOS开关，所述CMOS开关连接于 所述快速充电电路800的漏极和电源之间，接受所述控制信号的控制导通或者断开所述快 速充电电路。作为本发明的一个实施例，所述稳压电路700的第一开关电路701可以如图2或 图5所述的开关电路一样，为单管开关或者CMOS开关或者单刀双掷开关时，利用与快速充 电电路800相同的控制信号控制所述第一开关电路701，进一步防止对后继电路的过冲现 象，并且通过复用控制信号可以加快整个基准电路的启动，同时还可以简化电路设计，节省 成本。如图9所示为本发明的一种低功耗基准电路第三实施例结构示意图。包括带隙基准电路600，稳压电路700，作为快速充电电路的NMOS晶体管800。所述带隙基准电路600包括控制信号单元601。在NMOS晶体管800的漏极和电源之间还包括第二开关电路900，该第二开关电路 采用PMOS晶体管，所述稳压电路700中的第一开关电路701采用PMOS晶体管。本发明采用串联的PMOS晶体管900和NMOS晶体管800，在上电时直接给VBG充电， 其中PMOS晶体管900的栅极由控制信号单元601产生的控制信号ST控制，源极接电源，当 M3和M4电流摆脱零兼并点达到稳定时，控制信号ST变为高电平，关断PMOS晶体管900，从 而可以防止快速充电电路800在VBG达到稳定后有漏电。NMOS晶体管800的栅极连接固定 偏置电压Ve，源极接VBG，用于控制向VBG所在点602提供辅助电流的大小。刚上电时VBG 很低，所以NMOS晶体管800的能为VBG提供大充电电流，使VBG快速建立。随着VBG的逐 渐升高，NMOS晶体管800的栅极和源极电压差逐渐变小，所以NMOS晶体管800输出的辅助 电流逐渐减小，当VBG接近稳定时，NMOS晶体管800进入截止区，此时NMOS晶体管800只能 输出很小的漏电流，因此这种控制方式能有效地防止VBG出现过冲，再利用控制信号ST关 断PMOS晶体管900，从而保证了正常工作时所述NMOS晶体管800不会影响VBG的精度。本发明采用一个PMOS晶体管701作为第一开关电路，PMOS晶体管701的栅极接 控制信号ST，漏极接M9的栅极V1，源极接电源，在刚上电时稳压电路的偏置电流Ibias还没 有建立，控制信号为低电平，PMOS晶体管701导通，对M9栅级处的电容快速充电，使V1接近 电源电压，M9进入截止区，使其不能输出大电流到电阻R3和R4上，从而抑制了电压源VREF 处的过冲。当Ibias接近稳定时，控制信号变成高电平，PMOS晶体管701被关断，M9导通，此 时差动放大器702已有足够的驱动力控制M9，使VREF稳定到预定值。该第一开关电路通过 复用带隙基准电路600中的控制信号，大大节省了硬件开销，而且由于在正常工作时它被 切断，所以它不会影响稳压电路的特性。在本发明的第一开关电路和第二开关电路中的PMOS晶体管栅极和NMOS晶体管栅 极所接收的控制信号为相反的信号，例如PMOS晶体管栅极接收到高电平为断开信号，低电 平为导通信号，NMOS晶体管栅极接收到低电平为断开信号，高电平为导通信号。如图10所示为本发明的一种低功耗基准电路第四实施例结构示意图。本实施例与上述图7实施例基本相似，在此之描述不同之处，相同之处不再赘述。
在本实施例中，在所述快速充电电路800的栅极和所述固定偏置电压之间还包括 第二开关电路900，所述第二开关电路900根据所述控制信号将所述快速充电电路800的栅 极在所述固定偏置电压与地之间切换，实现对快速充电电路800的控制。当所述第二开关 电路900根据所述控制信号将快速充电电路800的栅极切换到固定的偏置电压Ve时，所述 快速充电电路800开始工作，输出辅助电流到VBG ；当所述第二开关电路根据所述控制信号 切换到地电压时，关断快速充电电路800，从而可以防止快速充电电路800在VBG达到稳定 后有漏电。如图11所示为本发明的一种低功耗基准电路第五实施例结构示意图。在本实施例中，所述第二开关电路900由第一 NMOS晶体管901和第二 NMOS晶体 管902构成，所述第一 NMOS晶体管901的栅极与所述控制信号单元相连接，所述第一 NMOS 晶体管901的漏极与所述固定偏置电压Ve相连，所述第一 NMOS晶体管901的源极与所述 快速充电电路800的栅极相连；所述第二 NMOS晶体管902的栅极与所述控制信号的反信号 相连接，所述第二 NMOS晶体管902的漏极与所述快速充电电路800的栅极相连，所述第二 NMOS晶体管902的源极与地相连。如图12所示为本发明的一种低功耗基准电路第六实施例结构示意图。在本实施例中，所述第二开关电路900由PMOS晶体管901和匪OS晶体管902构 成，所述PMOS晶体管901的栅极与所述控制信号单元相连接，所述PNMOS晶体管901的源 极与所述固定偏置电压Ve相连，所述PMOS晶体管901的漏极与所述快速充电电路800的 栅极相连；所述NMOS晶体管902的栅极与所述控制信号单元相连接，所述NMOS晶体管902 的漏极与所述快速充电电路800的栅极相连，所述NMOS晶体管902的源极与地相连。对于以上实施例，第二开关电路900还可以有多种实现方式，根据前述实施例关 于开关电路的描述，在本例中也可以有多种变形，本发明并不限制本例中的第二开关电路 的实施方式。本发明的实施例的有益效果在于，可以有效的防止稳压电路的过冲，并且对于基 准电路来说可以实现快速充电，并且同样可以抑制基准电路的过冲现象；本发明实施例的 方案结构简单，成本低。通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可以通 过硬件实现，也可以借助软件加必要的通用硬件平台的方式来实现。基于这样的理解，本发 明的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储 介质(可以是⑶-ROM，U盘，移动硬盘等)中，包括若干指令用以使得一台计算机设备(可 以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。以上所述的具体实施方式
，对本发明的目的、技术方案和有益效果进行了进一步 详细说明，所应理解的是，以上所述仅为本发明的具体实施方式
而已，并不用于限定本发明 的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含 在本发明的保护范围之内。
权利要求
一种防止过冲的稳压电路，包括差动放大器、输出级、控制信号单元及开关电路；所述差动放大器被输入预定的基准电压，根据所述预定基准电压产生放大电压；所述输出级，根据所述放大电压产生所述稳压电路的输出；所述控制信号单元根据所述差动放大器的基准电流，产生控制信号；当所述稳压电路刚上电时，所述差动放大器的基准电流还没建立，所述控制信号单元提供启动信号；当所述差动放大器的基准电流稳定后，所述控制信号单元提供关断信号；所述开关电路，根据控制信号控制所述输出级；当所述控制信号为启动信号时，所述开关电路关断所述输出级；当所述控制信号为关断信号时，所述开关电路让所述差动放大器驱动所述输出级。
2.根据权利要求1所述的稳压电路，其特征在于，当所述输出级包括PMOS晶体管时，所 述开关电路是PMOS晶体管，所述开关电路的PMOS晶体管的栅极与所述控制信号单元相连 接，所述开关电路的PMOS晶体管的源极与电源相连，所述开关电路的PMOS晶体管的漏极与 所述输出级的PMOS晶体管的栅极相连；或者所述开关电路为NMOS晶体管，所述开关电路的NMOS晶体管的栅极与所述控制信 号单元相连接，所述开关电路的NMOS晶体管的漏极与电源相连接，所述NMOS晶体管的源极 与所述输出级的PMOS晶体管的栅极相连接；或者所述开关电路为CMOS开关，所述CMOS开关连接于所述输出级的PMOS晶体管的栅 极和电源之间，由所述控制信号来控制所述CMOS开关的导通或者断开。
3.根据权利要求1所述的稳压电路，其特征在于，当所述输出级包括NMOS晶体管时，所 述开关电路是PMOS晶体管，所述开关电路的PMOS晶体管的栅极与所述控制信号单元相连 接，所述开关电路的PMOS晶体管的漏极与地相连，所述开关电路的PMOS晶体管的源极与所 述输出级的NMOS晶体管的栅极相连；或者所述开关电路为NMOS晶体管，所述开关电路的NMOS晶体管的栅极与所述控制信 号单元相连接，所述开关电路的NMOS晶体管的漏极与所述输出级的NMOS晶体管的栅极相 连接，所述NMOS晶体管的源极与地相连接；或者所述开关电路为CMOS开关，所述CMOS开关连接于所述输出级的NMOS晶体管的栅 极和地之间，由所述控制信号来控制所述CMOS开关的导通或者断开。
4.根据权利要求1所述的稳压电路，其特征在于，当所述输出级包括PMOS晶体管时，所 述开关电路根据所述控制信号将所述输出级PMOS晶体管的栅极在电源与所述差动放大器 的输出之间切换。
5.根据权利要求1所述的稳压电路，其特征在于，当所述输出级包括NMOS晶体管时，所 述开关电路根据所述控制信号将所述输出级PMOS晶体管的栅极在地与所述差动放大器的 输出之间切换。
6.一种低功耗基准电路，包括带隙基准电路和稳压电路，其特征在于该基准电路还包 括快速充电电路；所述带隙基准电路，向所述稳压电路提供带隙基准电压、偏置电流和控制信号；其中所 述带隙基准电路包括控制信号单元和基准产生电路；所述控制信号单元在所述基准电路上电时根据带隙基准电路的基准电流产生控制信 号，将所述控制信号送给所述基准产生电路、所述快速充电电路和所述稳压电路；当带隙基准电路的基准电流没有建立时，所述控制信号单元提供启动信号；当带隙基准电路的基准 电流建立时，所述控制信号单元提供关断信号；所述基准产生电路在上电时利用所述控制信号来正常启动，为所述稳压电路提供带隙 基准电压和偏置电流；所述稳压电路，包括差动放大器，第一开关电路，输出级；所述差动放大器接收所述带 隙基准电压和偏置电流，根据所述带隙基准电压产生放大电压；所述输出级，根据所述放大 电压产生所述稳压电路的输出；所述第一开关电路根据所述控制信号控制所述输出级，当 所述控制信号为启动信号时，所述开关电路关断所述输出级；当所述控制信号为关断信号 时，所述开关电路让所述差动放大器驱动所述输出级；所述快速充电电路，用于在所述基准电路上电时为所述基准产生电路输出辅助电流， 使所述带隙基准电压能快速建立，并且根据所述带隙基准电压的大小控制输出辅助电流， 以防止所述带隙基准电压出现过冲。
7.根据权利要求6所述的基准电路，其特征在于，所述快速充电电路为一个栅极与一 个固定偏置电压相连接，源极与所述带隙基准电压端相连接，漏极与电源相连接的NMOS晶 体管。
8.根据权利要求7所述的基准电路，其特征在于，在所述快速充电电路的漏极和电源 之间还包括第二开关电路，该第二开关电路的一端与电源相连接，另一端与所述快速充电 电路的漏极相连接，在所述基准电路上电时根据所述控制信号开启或者关断所述快速充电 电路。
9.根据权利要求8所述的基准电路，其特征在于，所述第二开关电路为PMOS晶体管，所 述PMOS晶体管的栅极与所述控制信号单元相连接，所述PMOS晶体管的源极与电源相连接， 所述PMOS晶体管的漏极与所述快速充电电路的漏极相连接；或者所述第二开关电路为NMOS晶体管，所述NMOS晶体管的栅极与所述控制信号单元 相连接；所述NMOS晶体管的漏极与电源相连接；所述NMOS晶体管的源极与所述快速充电 电路的漏极相连接；或者所述第二开关电路为CMOS开关，所述CMOS开关连接于所述快速充电电路的漏极 与电源之间，由所述控制信号来控制所述CMOS开关的导通或者断开。
10.根据权利要求7所述的基准电路，其特征在于，在所述快速充电电路的栅极和所述 固定偏置电压之间还包括第二开关电路，所述第二开关电路根据所述控制信号将所述快速 充电电路的NMOS晶体管的栅极在所述固定偏置电压与地之间切换。
全文摘要
本发明涉及电路保护领域，为了解决现有技术中稳压电路过冲的问题，提出了一种防止过冲的稳压电路及基准电路，其中一种防止过冲的稳压电路包括差动放大器，输出级，控制信号单元及开关电路；当稳压电路刚上电时，该开关电路根据控制信号控制所述输出级，以抑制所述输出级的输出端出现过冲。
文档编号G05F1/56GK101881982SQ20091008338
公开日2010年11月10日 申请日期2009年5月5日 优先权日2009年5月5日
发明者王晶, 荣磊 申请人:瑞萨电子(中国)有限公司