专利名称：低噪声带隙基准的制作方法
技术领域：
本发明涉及带隙电压基准(bandgap voltage reference)的领域。
背景技术：
低噪声带隙基准长久以来作为产业目标并且经常被记述在技术刊物中。众所周知的是，通过将两个电压一双极晶体管Vbe和AVbe—相加在一起而生成带隙基准。Vbe具有负TC而Δ Vbe具有正TC。当这些电压被相加在一起并且它们之和等于大约1. 2V的带隙电压时，所述电压之和的TC接近于0。由于Vbe通常接近600mV，所以这意味着AVbe也必须为约600mV。该600mV的 Δ Vbe难以利用单对晶体管来生成，原因在于这样做将采用非常大的晶体管比(transistor ratio)。大多数带隙基准使用放大器来增加(gain up)这些晶体管比。例如，如果具有IOA 到A的晶体管发射极面积比(60mV)，则将使用具有 10的增益的放大器来得到600mV，因此可以将其添加到600mV的Vbe以得到1. 2V的带隙电压。这工作地非常好，但是该方法的问题在于噪声也被以10增加，这在一些情况下是不希望的。Kadanka的美国专利No. 5834拟6示出了通过使用多个双极器件连接来倍增 AVbe并然后增加结果，噪声将较低。例如，如果可以连接两个IOA到A的器件以及然后另一个IOA到A的器件，则将具有120mV的Δ Vbe,并且获得 600mV将需要仅5的增益。在这种情况下噪声将较低。在使用大约1. 2V的Vbe以及1. 2V的AVbe以得到 2. 4V的输出电压的堆叠带隙基准中也这样做。这里的一个问题在于在堆叠器件时，可能用尽净空 (headroom)电压，这对于低压操作而言是不希望的。一种特别众所周知的带隙基准通常被称作Brokaw带隙基准。图1给出了基本 Brokaw带隙基准的电路图。该图示出了所述基准的基本电路。在该电路中，电阻器Rl和 R2是相等的电阻器，而晶体管Tl的发射极远大于晶体管T2的发射极。放大器A的输入连接到电阻器Rl和R2。放大器A的输出是基准电压V,ef，其也耦合到晶体管Tl和T2的基极。 因此，放大器A的输出寻求一种电压输出以使得晶体管Tl和T2的集电极电压相等，即使得两个电阻器Rl和R2两端的电压以及通过它们的电流相等。然而，晶体管Tl和T2不是相同大小，其中晶体管Tl远大于晶体管T2，通常约为晶体管T2的大小的10倍。因此，虽然两个晶体管中的电流相等，但是与晶体管T2相比晶体管Tl由于其较低的电流密度而具有较低的基极发射极电压。由于晶体管Tl和T2的基极都耦合到输出电压VMf，所以它们的基极发射极电压的差异出现在电阻器R3两端。因此，通过电阻器R3的电流等于晶体管T2 和晶体管Tl之间的基极发射极电压的差异除以电阻器R3的电阻。而且，由于电阻器Rl和 R2相等，所以通过放大器A的输出反馈使得通过电阻器Rl和R2以及晶体管Tl和T2的电流相等，通过电阻器R4的电流是通过电阻器R3的电流的两倍。根据晶体管的m^ers-Moll 模型，以不同电流密度工作的两个晶体管的基极发射极电压(pn结)的差异具有正的温度系数，而单个晶体管的基极发射极电压(pn结)具有负的温度系数。因为通过电阻器R3的电流具有正的温度系数(PTAT)，并且通过晶体管T2的电流等于通过电阻器R3的电流，所以电
4阻器R4两端的电压也具有正的温度系数(PTAT)。结果，从地连接追溯通过电阻器R4以及晶体管T2的发射极-基极电压，可以看到输出电压是电阻器R4两端的PTAT电压与来自晶体管T2的发射极到基极的负温度系数电压(CTAT)之和。通过适当选择分量数值，可以使得输出电压Vref等于半导体材料(硅)的带隙电压，其中在输出电压VMf中具有非常低的温度敏感性或者电源敏感性。也可以通过使用相同发射极面积但是具有不相等电阻器Rl和R2的晶体管Tl和 T2来实现Brokaw带隙基准。类似地，也已知以下电路其使用pn结二极管而不是晶体管； 和/或其使用三个器件，两个用来生成PTAT电压(以不同电流密度工作的两个pn结两端的电压的差异)而第三个器件用于提供Pn结的负温度系数。在基本Brokaw带隙基准中进行了多种变化和改进。这些变化和改进包括用于曲率校正以降低剩余温度敏感性、加宽在其上获得给定温度敏感性的温度范围、降低噪声以及获得使用场效应器件的类似电压基准的技术。例如，参见均转让给本发明受让人的美国专利 No. 5051686、5619163、6462526、6563370、6765431 和 7301389。在Brokaw带隙基准中，以不同电流密度工作的pn结电压(图1中的晶体管Tl和 T2的基极-发射极电压)的差异通常约是为了提供大约1. 23伏特的所需温度不敏感的带隙电压而需要添加到负温度系数pn结电压的电压的十分之一。具体来说，以不同电流密度工作的两个Pn结的电压的差异通常约为60毫伏(取决于电流密度比)，而pn结电压约为600 毫伏。因此，以不同电流密度工作的两个pn结的pn结电压的差异必须被按大约10比1电压放大，这进而放大了两个晶体管所生成的噪声。结果，虽然Brokaw型带隙基准仍然得以广泛应用，但是日益需要性能有所改进特别是输出噪声实质性减少的带隙基准。
图1是现有技术的Brokaw带隙基准的电路图。图2是在依据本发明的带隙基准中使用的Xpl回路的电路图。图3图示了均依据图2的多个Xpl回路的级联。图4-1和4-2提供了使用如图3中的多个Xpl回路的级联的示例性一带隙(one bandgap)电压基准的示图。图5是用于对均依据图4-1和4-2实施例的级联Xpl回路的PTAT输出电压与VBE (QN5)进行求和的求和放大器的一个实施例的电路图。图6-1至6-3提供了使用较大数量Xpl回路的级联的示例性二带隙(two bandgap)电压基准的示图。图7-1和7-2提供了与图4-1和4_2的示图类似的但是在每个Xpl回路与求和放大器输出处使用有源电流源代替电阻器的示图。图8-1至8-3提供了使用较大数量Xpl回路的级联但在每个Xpl回路输出处使用有源电流源代替电阻器的示例性二带隙电压基准的示图。图9是与图3类似的但是使用二极管(对于晶体管QN2和QN3 二者而言为二极管连接的晶体管)的图。图10-1和10-2提供了与图4-1和4_2的示图类似的但是在每个Xpl回路中使用两个二极管(二极管连接的晶体管)的示图。
图11-1至11-3提供了与图6-1至6_3的示图类似的但是在每个Xpl回路中使用两个二极管(二极管连接的晶体管)的示图。
具体实施例方式现在参考图2，可以看到本发明的构建块。所示电路在这里将被称作Xpl回路，其包括四个相同导电类型的双极晶体管，即在该实施例中为NPN晶体管QN1、QN2、QN3和QN4。 在优选实施例中，晶体管QNl和QN2是均具有发射极面积A的匹配晶体管，其中晶体管QN3 和QN4也是均具有发射极面积NA即均具有为每个晶体管QNl和QN2的发射极面积N倍的发射极面积的匹配晶体管。在所示电路中，电流IB被施加到晶体管QN3的集电极和基极， 其通过晶体管QNl和通过R2。电阻器R2两端的电压由于随后将变得明显的原因而被标记为VIN。而且电压VB被施加到晶体管QN2的集电极，其提供了通过晶体管QN2和QN4以及电阻器R3的电流。图2示出了晶体管QN3的发射极和QNl的集电极的公共连接被连接到晶体管QN4的基极，并且晶体管QN2的发射极和晶体管QN4的集电极的公共连接被连接到晶体管QNl的基极。利用图2所示的连接，以电压VIN开始，节点1的电压等于电压VIN加上晶体管 QNl的基极发射极电压加上晶体管QN2的基极发射极电压，其中电压VOUT等于节点1处的电压减去晶体管QN3的基极发射极电压减去晶体管QN4的基极发射极电压。因此以等式形式，输出电压VOUT可以如下写出
VOUT = VM+VBE QN ι + TOE qn 2 - TOEQN3 — VBF, QN 4。这可以被重新排列如下
VOIJT = VlN+ {VBEqni - ToEqn3)+ (VBEqn2 _ VBEqn4)
VOUT = VM + 2ΔΥΒΕ。假设对于四个晶体管QNl - QN4中的基极电流相对可忽略的时刻，电压项 VBEQNI-VBEqn3表示以相同的集电极电流(IB)工作但是由于其不同的发射极面积而具有不同电流密度的两个晶体管之间的基极发射极电压的差异(ΔΥΒΕ)。类似地，电压项 VBEQN2-VBEqn4也表示以相同的集电极电流工作但是由于其不同的发射极面积而具有不同电流密度的两个晶体管之间的基极发射极电压的差异(ΔνΒΕ)。假设对于晶体管QN2和QN4 以及对于晶体管QNl和QN3而言发射极面积比N相同，VOUT可以被表示为
VOUT = VIN + (2kT/Q)In(N) 其中T =绝对温度
k =玻尔兹曼(Boltzmann)常数 Q =电子上的电荷。因此，每个这些AVBE电压都是适合于用作带隙基准中的PTAT电压的PTAT电压。特别地，假设对于R2为O的时刻，使得VIN处于地电位。电压VOUT将是高于地电位2 Δ VBE增量的PTAT电压。如图3所示，图2的电路可以与也依据图2的附加Xpl PTAT 电压电路进行级联。如其中所示，第一 Xpl回路的输出VOUT (图2)形成将是第二 Xpl回路的输入电压VIN的电压，其中第二 Xpl回路所生成的2AVBE电压被添加到第一 Xpl回路所生成的2AVBE PTAT电压。因此，在图3的电路中，第一 Xpl回路的输出电压将等于PTAT电压2 Δ VBE。通过R2的电流，即通过第一 Xpl回路的晶体管QN2和QN4的所需电流加上通过第二 Xpl回路的晶体管QN3和QNl的偏置电流ΙΒ，将等于PTAT电压2 Δ VBE除以电阻器R2的电阻。因此，电阻器R2作为等于2 Δ VBEA的电流源，并且电阻器R3和R4以及在这里所描述的其它实施例中的对应电阻器作为电流源，并且如果需要可以被有源电流源所替代。类似地，电流从电压源VB拉出(pu 11)，其中由到VB的每个连接所提供的电流是提供在连接到晶体管QN4的相应发射极的相应电阻器两端的PTAT压降所需的电流(或者替代相应电阻器器使用的电流源的电流)。在这点上，在优选实施例中，所有Xpl回路具有相同的偏置电流，其中通过晶体管QN2和QN4的电流等于通过晶体管QN3和QNl的电流，在优选实施例中两个电流均约4微安。注意，因为PTAT电压仅对两个串联连接的晶体管对中的电流密度的差异敏感，并且实质上独立于电流(IB)自身的幅度，所以电压VB上或偏置电流IB中的任何噪声实质上都不改变所生成的PTAT电压或其温度敏感性。这些小的电流变化对通过如图3所示的那样级联Xpl回路所获得的累积PTAT电压VOUT影响极小。因此，由于每个Xpl回路的交叉耦合属性，图3的PTAT电压VOUT实质上不受所级联的Xpl回路的偏置电流IB中的噪声影响。结果，实质上输出电压VOUT上的唯一噪声是四晶体管Xpl电路自身内所生成的噪声。 由于该噪声在XPL回路之间不相关，所以级联的Xpl电路系列中的最终Xpl回路的输出噪声VOUT等于每个Xpl回路中的噪声平方之和的平方根，而不是一个Xpl回路的噪声乘以所级联的Xpl回路的数目。因此，不仅每个Xpl回路实质上不受偏置电流噪声影响，而且当多个回路被级联时一个Xpl回路中的噪声不像PTAT AVBE电压自身那样线性地相加。现在再次参考图3，示出了三个级联的Xpl回路。在第一回路中，晶体管QNl的发射极连接到地，使得晶体管QN4的发射极将处于高于地2 Δ VBE的电压。由于该电压实质上被第一 Xpl回路所箝位，所以电阻器R2的数值将确定通过晶体管QN2和QN4的电流。特别地，假设需要通过晶体管QN2和QN4的电流与通过晶体管QN3和QNl的电流相同，使得每个 Xpl回路要具有相同的电流偏置，则电阻器R2将被选择为传导两倍该电流偏置，即通过第一 Xpl回路的晶体管QN2和QN4的电流加上通过第二 Xpl回路的晶体管QN3和QNl的电流 (2ΙΒ)，其中电阻器R2两端的电压为2 Δ VBE。相同的考虑应用于确定电阻器R3的数值，尽管该电阻器标称上将是电阻器R2数值的两倍，因为晶体管QN4发射极上的电压将是4 Δ VBE， 即第一 Xpl回路中的晶体管QN4的发射极上的电压的两倍。类似地，VOUT将为6AVBE，其中电阻器R4被选择为传导大约等于IB的偏置电流加上由连接到VOUT的电路所需的任何电流。因此，存在倾向于使得通过所有Xpl回路的晶体管QN2和QN4的电流相等的电阻器数值的数列(progression)。在这些Xpl回路中，R1、C1电路是任选的。再次由于(R2处的) 2 Δ VBE, (R4处的)4 Δ VBE和(R5处的)6 Δ VBE电压是PTAT电压，并且因此随温度变化。现在参考图4-1和4-2，可以看到示出了使用依据图3的级联Xpl回路的带隙基准的整体示图。在这些图中和在要描述的其它图中，信号EN是常规的使能信号。在图4-1和 4-2的实施例中，低噪声偏置电流生成器20将偏置电流提供给低噪声缓冲电流镜22，其进而将偏置电流IB提供给每个Xpl回路，具体地是回路1、回路2和回路3。类似地，偏置电压生成器M生成被施加到每个Xpl回路的偏置电压VB。在这点上，偏置电压VB分别通过电阻器R6和R7被施加到Xpl回路1和2。特别地，注意回路1中的晶体管Ql的发射极处于电路地电位，Xpl回路2的晶体管QNl的发射极处于2 Δ VBE的电位(在该示例性实施例中大约为200mV)，并且第三Xpl回路中的晶体管QNl的发射极的电压处于4 Δ VBE (大约 400mV)。因此，电阻器R6和R7分别以提供4 Δ VBE和2 Δ VBE压降的数值数列来提供，使得所有三个回路中的晶体管QN2的集电极-基极电压都等于零。这些电阻器是任选的，并且没有在图6-1、6-2和6-3的实施例中示出。求和放大器沈也连接到偏置电压生成器M以及缓冲电流镜22的电流输出之一。 该放大器在这里被称作求和放大器，因为其输出是Xpl回路3的6AVBE输出加上该求和放大器自身中的双极晶体管的VBE之和。在图5中详细示出所述求和放大器。该放大器使用相同导电类型并且与Xpl回路之一中的晶体管相同地连接的四个晶体管Q5至Q8。然而，在图5的求和放大器中，所有晶体管优选地具有相同的发射极面积。如图4-1所示，所述放大器的输出OUT通过晶体管R5耦合至地，其中也如图4-1所示，输入IN耦合至电阻器R4和 Xpl回路3的输出OUT。如可以在图5中所看到的，输出BG比输入IN高1VBE，具体地是晶体管QN5的基极发射极电压(VBE)。当然，输入IN是累积的PTAT电压6 Δ VBE。在优选实施例中，每个Δ VBE大约为100毫伏，使得至少标称上，输入IN上的6 Δ VBE (大约600mv) 加上晶体管Q5的基极发射极电压(大约600mv)之和在BG处提供1. 2伏特的标称带隙输出电压。如可以在图4-1和4-2中所看到的，求和放大器沈的标称带隙电压BG输出耦合到微调(Trim)网络观，所述微调网络观可以为常规设计。在优选实施例中，实际的微调网络是能够出于校准目的而向带隙电压提供正和负的微调增量的微调网络。被8位输入 BGT [7:0]所控制的那些微调增量是基于累积的PTAT电压输入而对Xpl回路的部件中的比偏差进行弥补的PTAT微调电压增量，如图所示。在这点上，假设带隙电压中仅明显的温度变化由以不同电流密度工作的晶体管对的正温度系数ΔVBE和发射极基极(E-B)结的负温度系数所引起。无论图5中的晶体管QN5的基极发射极电压如何，如果对其添加PTAT电压来提供等于实际带隙电压(对于硅一 1. 23伏特)的和，则将获得实质上温度不敏感的带隙电压。虽然在优选实施例中使用的微调网络在正方向和负方向上都使用数字PTAT微调电压增量，但是Xpl回路可以被标称上设置为提供略低于(或高于)所需数值的PTAT电压分量，其中微调网络出于校准的目的而将该PTAT电压分量向上(或向下)调整；或者作为进一步的替换形式，可以使用再次具有正和负微调能力中的任一个或者可替换地具有以单向方式增加或减少增量校准的能力的模拟微调网络。作为带隙电压的微调网络观(图4-2)的输出通过电阻器R8至Rll的电阻器网络以向跨导运算放大器30 (可替换地，可以使用常规的运算放大器)提供输入。所需的带隙基准电压(1.23伏特)出现在电阻器R15的顶部。因此，输出电压REF出现在跨导运算放大器的输出处。对所述跨导放大器的反馈由包括电阻器R12至R16的电阻器网络来提供。电阻器R12至R14分别具有与电阻器R8至RlO相同的数值，其中电阻器R15和R16的标称组合为与电阻器11相同的数值。在所解释的示例性实施例中，图4-2中所示出的两个电阻器网络提供对在制造期间通过适当掩蔽(masking)而设置的输出的选择。特别地，利用出自微调网络28的1. 23 伏特的带隙电压，第一电阻器网络将该电压提供给跨导运算放大器30的正输入。从电阻器 R14和R15之间的节点取得通过电阻器R17的负输入。所述跨导运算放大器提供输出REF，其提供通过R12、R13和R14的电流。更重要地，通过电阻器R12和R16提供负反馈电压，其等于提供给正跨导放大器输入的带隙电压。在示例性实施例中，选择电阻器R12至R16以使得利用图4-2中所示出的配置，1. 23伏特的反馈提供2. 048伏特的输出电压REF。另一方面，如果电阻器R8和R12在制造期间(通过掩蔽或其它方式)实际上被短路(short out), 则跨导放大器30将重新调整输出REF以再次提供1. 23伏特的反馈，在该示例性实施例中将输出REF重新调整为1. 8伏特。在示例性实施例中，使电阻器R8、R9、R12和R13短路提供了 1. 25伏特的输出。并且最终，使电阻器R8至RlO以及R12至R14短路将提供1. 23伏特的基本带隙电压输出。电阻器R16是作为增益微调的可变电阻器。在这点上，提供R8至 Rll的电阻器网络以对耦合至跨导放大器30的正输入的电阻进行调整从而使所述电阻与来自电阻器网络R12至R16的跨导放大器的负输入匹配。作为替换形式，不是在输出电阻器网络中使用可变电阻器(R16)，在求和放大器 26 (图4-1)的输出中的PTAT电压分量已被微调之后可以使用单独的附加微调电路(作为微调块观的一部分一图4-2)以对将成为微调块观输出的电压添加(或减去)温度不敏感的电压分量。在一个实施例中，通过将电流送入串联电阻器的一端并且从串联电阻器的另一端取出相等电流来将电压分量提供至求和放大器26的输出，进行这些微调。如前所述， 这些微调优选地可以是双向数字微调，但是可以是单向或模拟微调。再次参考图4-2，可以通过简单地增加R12至R14以及R8至RlO相对于电阻器R15 与R16之和的总电阻来将输出REF增加为高于2. 048伏特甚至更高电压。然而，这样做，至少大幅这样做，具有简单地倍增(增加)所生成的1. 23伏特带隙电压上的噪声的缺点。相反，更希望使用本发明创建生成两倍带隙具体地是2. 46伏特的带隙基准。这样的电路在图 6-1,6-2和6-3中示出。在图6 (图6-1、6_2和6_3)的电路中，可以与图4_1中所使用的那些等同的低噪声偏置电流生成器20和低噪声电压偏置生成器M连同缓冲电流镜22 —起向所使用的六个Xpl回路提供所需的电流和电压偏置。这向求和放大器26提供总共12AVBE的输出， 所述求和放大器26再次可以与图4-1和4-2的实施例中所使用的求和放大器相同。在这点上，注意，求和放大器沈向必须对其添加另一 VBE以获得等于两倍带隙电压的电压的总 PTAT电压分量添加1VBE。为了实现这一目的，可能向求和放大器沈添加另一电阻器，使得向六个Xpl回路的12AVBE添加2VBE。这是不希望的，因为其增加了为提供操作整个电路所需的净空而所需的最小电源电压。因此，作为优选替换形式，添加晶体管QN9 (图6-3)。 第二 VBE将是晶体管QN9的基极发射极电压。由于跨导放大器实际上是运算放大器，所以其输出将寻求一个电平以使得其负输入等于其正输入，所述正输入大约为1.2伏特的PTAT 电压加上大约0. 6伏特的负温度系数项(求和放大器沈所添加的VBE项)。结果，节点2处的电压将比I匪处的反馈电压高一个VBE并且因此比跨导放大器的正输入高一个VBE，或者大约为1. 2伏特(2VBE)加上大约1. 2伏特的PTAT电压以得到2. 4V的总电压(2个带隙电压现在将处于节点2)。在一个实施例中，选择与图4-2的那些类似的电阻器网络来提供 5. 00伏特、4. 5伏特、4. 096伏特、3. 30伏特、3. 00伏特、2. 5伏特的输出以及2. 46伏特的两倍带隙电压(2BG)。如前所述，微调可以是经由所示出的输出电阻器网络上的可变电阻器或者是作为先前关于图4-1和4-2所解释的微调块的一部分。应当注意的是，在这里所公开的实施例使用低噪声电流源和低噪声电压源来对Xpl回路进行偏置。这实际上是与必要性相反的修饰，原因在于因为Xpl回路实质上不受其偏置电流中的噪声影响，所以仍然将提供(与现有技术相比)相对低噪声带隙基准而不使用这样的低噪声电流源和电压源。类似地，每个Xpl回路中的电阻器Rl和电容器Cl也是任选的，但是希望提供频率补偿并且防止Xpl回路中的峰化。在优选实施例中，用于2BG基准的图6-1至6-3的实施例的低噪声偏置电流源20、电流镜22和偏置电压生成器M以及六个Xpl回路也被用于图4-1和4-2的IBG基准。在这点上，在图4-1中可以看到对应IBG 基准，三个电流镜输出仅耦合到地；而在图6-1中，对于2BG的基准，相同的那三个电流镜被用来偏置三个附加Xpl回路。因此，相同的芯片可以用于在制造工艺期间通过具体掩蔽所确定的两种基准。当然，本发明的低噪声特性的关键是主要基于Xpl回路自身，每个所述 Xpl回路都是相对低噪声并且实质上不受其偏置电流IB中的噪声影响。因此，级联回路的噪声不是相加的，而是仅作为每个Xpl回路中的每个晶体管的噪声平方之和的平方根进行累积。虽然第一 Xpl回路的PTAT输出电压具有相对低噪声，但是第二级联Xpl回路的PTAT
输出电压将具有第一 Xpl回路的PTAT输出电压的两倍，但是将仅具有农倍的噪声电压信噪比的噪声。因此，信噪比(S/N)提高了在。在图4-1中，电阻器R2至R5实际上作为无源电流源(词语“电流源”在这里一般被用来包括电流宿(current sink))。类似地，图6_1和6_2中的对应电阻器用作无源电流源。作为替换形式，有源电流源可以被用于这些电阻器中的一些或全部。这在图7-1以及图8-1和8-2中图示。图7-2和8-3仅是图4_2和6_3的重复，但是为了这些说明的完整性而被提供。然而，由于仿真指示有源电流源增加了基准中的噪声并且级联的Xpl回路系列中的第一 Xpl回路的双极电流源的净空可能是微小的(marginal)，因此有源电流源的使用不是优选的。在最一般的意义上，每个级联的Xpl回路由四个E-B结所组成，四个E-B结被物理连接成第一和第二对使得偏置电流流过每一对，但是被电交叉耦合使得从第一对E-B结的末端或输出到第二对E-B结的末端或输出的电压等于第一对E-B结中的第一 E-B结两端的压降加上第二对E-B结中的第二 E-B结两端的压降、减去第一对E-B结中的第三E-B结两端的压降与第二对E-B结中的第四E-B结两端的压降之和。在迄今为止所公开的级联Xpl回路的实施例中，已将四个晶体管交叉耦合，其中一个(QN3)是二极管连接的而另一个(QN4) 优选地以零集电极基极电压工作。然而，如图9所示，QN2和QN3可以是二极管连接的晶体管。这里，如图9所示，不是以电压对QN2进行偏置，增加到现在两个二极管连接的晶体管的偏置电流以向Xpl回路的每一侧提供偏置电流IB。利用这一变化，图4-1和4-2变为图 10-1和10-2，并且图6-1至6-3变为图11-1至11-3。在这点上，Xpl电路的顶部和底部之间的电流源中的任何失配将仅累积并且传送至级联回路的末端，或者至少传送至连接到电路地的第一级联Xpl回路的该侧。注意，优选地不改变求和放大器的偏置，以便能够更好地驱动与其耦合的微调电路。而且在所描述的实施例中，所述求和放大器是像图10-1所示的Xpl回路的电路， 但是简单地通过将晶体管QN5的基极发射极电压添加到级联Xpl回路的总PTAT电压分量来生成CTAT电压(VBE)分量。作为替换形式，举例来说，生成最后PTAT电压分量的Xpl回路的晶体管QN2的发射极、晶体管QNl的基极以及晶体管QN4的集电极之间的公共连接也
10可以被用作最后级联Xpl回路的晶体管QNl的VBE与PTAT电压分量之和。因此在这种替换形式中，所谓的求和放大器可以具有如同其它Xpl回路的E-B结面积比。然而，由这样的回路所生成的PTAT电压分量将不会被添加到级联回路的总PTAT电压输出，因为所述公共连接仅将晶体管QNl的VBE添加到在先回路的总PTAT电压分量，并且在所附的权利要求中不会被认为是级联的PTAT电压电路之一。最后，虽然关于基本带隙基准公开并描述了本发明，但是如果需要，可以容易地包括所谓的曲率校正电路以进一步平坦化所生成的带隙电压的温度敏感性。曲率校正电路在现有技术中是众所周知的并且不形成本发明的一部分。其中需要最大性能的一些实施例将包括曲率校正，而其中最小管芯大小是控制因素的其它实施例将不包括曲率校正。在其中使用曲率校正的一个实施例中，通过随温度改变通过图4-1和4-2的一 BG实施例的求和放大器(图5)的晶体管QN7和QN5的偏置电流IB，或者随温度改变通过求和放大器(图5)的晶体管QN7和QN5并且通过图6-1至6_3的二 BG实施例的晶体管QN9 (图6_3)的偏置电流IB，来获得校正。因此虽然在这里出于说明而非限制的目的公开了和描述了本发明的某些优选实施例，但是本领域技术人员将要理解的是，可以对其进行形式和细节上的各种改变而不偏离本发明的精神和范围。
权利要求
1.一种带隙电压基准，包括多个级联PTAT电压电路和多个第一电流源，每个电路具有相同导电类型的第一至第四晶体管，每个所述晶体管均具有发射极、基极和集电极，第一晶体管的基极连接到第二晶体管的发射极和第四晶体管的集电极的公共连接，第四晶体管的基极连接到第三晶体管的发射极和第一晶体管的集电极的公共连接，第三晶体管的集电极连接到第三和第二晶体管的基极的公共连接并且连接到相应第一电流源；用于向第二晶体管的集电极提供电流的电路；第三晶体管的发射极面积大于第一晶体管的发射极面积，并且第四晶体管的发射极面积大于第二晶体管的发射极面积；多个第二电流源；第一级联PTAT电压电路的第一晶体管的发射极连接到电源连接，最后级联PTAT电压电路的第四晶体管的发射极通过所述多个第二电流源中的最后一个而耦合到电源连接，并且提供PTAT输出电压；除最后级联PTAT电压电路之外的所有级联PTAT电压电路的第四晶体管的发射极通过第二电流源的相应一个而连接到电源连接，并且连接到下一个级联PTAT电压电路的第一晶体管的发射极。
2.如权利要求1所述的带隙基准，其中所述第二电流源是第一晶体管。
3.如权利要求2所述的带隙基准，其中所述第一晶体管每个均具有被选择为倾向于使得通过所有级联PTAT电压电路的第二和第四晶体管的电流相等的相应电阻。
4.如权利要求1所述的带隙基准，其中所述第二电流源是有源电流源。
5.如权利要求1所述的带隙基准，其中用于向第二晶体管的集电极提供电流的电路是电压源。
6.如权利要求5所述的带隙基准，进一步包括多个第一电阻器，除最后级联PTAT电压电路之外的所有级联PTAT电压电路的第二晶体管通过第一电阻器的相应一个而连接到电压源，所述第一电阻器每个均具有被选择为向所有级联PTAT电压电路的第二晶体管提供零集电极到基极电压的相应电阻。
7.如权利要求1所述的带隙基准，其中每个第二晶体管的集电极连接到第二晶体管的基极并且连接到第三晶体管的集电极和基极，由此用于向第二晶体管的集电极提供电流的电路是第一电流源。
8.如权利要求1所述的带隙基准，其中选择所述多个第二电流源以使得通过第二和第四晶体管的电流与通过第三和第一晶体管的电流大约相同。
9.如权利要求1所述的带隙基准，进一步包括具有相同导电类型的第五至第八晶体管的第一放大器，所述第五至第八晶体管每个均具有发射极、基极和集电极，第五晶体管的基极连接到第六晶体管的发射极和第八晶体管的集电极的公共连接，第八晶体管的基极连接到第七晶体管的发射极和第五晶体管的集电极的公共连接，第七晶体管的集电极连接到第七和第六晶体管的基极的公共连接并且连接到相应电流源，第六晶体管的集电极连接到电压源，第五晶体管的发射极连接到最后级联PTAT电压电路的第四晶体管的发射极，第八晶体管的发射极通过电流源连接到电源连接，第一放大器的BG输出连接到第六晶体管的发射极、第八晶体管的集电极以及第五晶体管的基极的公共连接。
10.如权利要求9所述的带隙基准，其中第五至第八晶体管全部具有相同的发射极面积。
11.如权利要求9所述的带隙基准，进一步由用于提供PTAT电压微调的微调电路组成，该微调电路的输入连接到第一放大器的BG输出。
12.如权利要求11所述的带隙基准，进一步由运算放大器以及第一和第二电阻器网络组成，第二电阻器网络的末端连接到电源连接，所述运算放大器的正输入通过第一电阻器网络连接到第一放大器的输出，所述运算放大器的输出被连接作为带隙基准的输出并且通过与运算放大器的负输入串联的第四电阻器以及第二电阻器网络连接到所述运算放大器的负输入。
13.如权利要求12所述的带隙基准，进一步由连接到第二电阻器网络的第九晶体管组成，所述第九晶体管具有发射极、基极和集电极并且具有与第一至第八晶体管相同的导电类型，所述第九晶体管的基极连接到第二电阻器网络，所述第九晶体管的集电极耦合到电压源，并且所述第九晶体管的发射极通过电阻器或电流源耦合到电源连接并且通过第四电阻器耦合到运算放大器的负输入。
14.如权利要求12所述的带隙基准，其中所述晶体管为npn晶体管并且所述电源连接为电路地。
全文摘要
本发明涉及低噪声带隙基准。使用双极晶体管交叉耦合回路的级联和的低噪声带隙电压基准。这些回路被设计为提供一带隙电压基准和二带隙电压基准所需的总PTAT电压。所述PTAT电压噪声是所述回路中的每个晶体管的噪声电压的平方之和的平方根。所述基准的总噪声可以远低于使用两个或4个双极器件来得到PTAT电压并然后将该PTAT电压增加到所需总PTAT电压的方法。交叉耦合的回路也抵制使其偏置的电流中的噪声。公开了可替换实施例。
文档编号G05F1/56GK102207741SQ20111007830
公开日2011年10月5日 申请日期2011年3月30日 优先权日2010年3月31日
发明者L. 维内 R. 申请人:马克西姆综合产品公司