专利名称：高精度带隙基准电路的制作方法
技术领域：
本发明涉及集成电路领域，尤其涉及高精度、低失调的带隙基准电路的设计，具体讲，涉及高精度带隙基准电路。
背景技术：
图I为传统的带隙基准电路，其中虚框内部为ー个放大器，由于Q2管由8个相同的管并联组成，流过每个管的电流为总的1/8，则，
JJ
AFeir=Fejri-Fiiri=FrIn-—-Vr In= Vt In η 其中 η = 8。因此，參考电压
Vr4 = fBh+2/4 = Vmi +-l^^Rh VBEl具有负温度系数，ντ =——具有正温度系数，
ndf し 3 Frtri 2.KR
为与温度系数无关的量,i设计得出·^即得到与温度无关的基
准电压 Vref, Vref ^ VBE1+17. 2Vt ^ I. 23V。但是当电路中的成对MOS管不能很好匹配的时候，会产生ー个失调电压，因而需 要找到ー个方案来消除这种失调电压。
发明内容
本发明g在克服现有技术的不足，尽量减小失调电压的影响，为达到上述目的，本发明采取的技术方案是，高精度带隙基准电路，由PMOS管PU P2、P3、P4，NMOS管NI、N2，三极管Q1、Q2组成，其特征是，PMOS管P1、P2的栅极相连，PMOS管P1、P2的源极接电源，PMOS管Pl的漏极接两个CMOS开关的输入端，PMOS管Pl的漏极连接的两个CMOS开关的输出端分别各自连接到C点、D点，与PMOS管Pl的漏极连接且输出端连接到C点的CMOS开关的负、正时钟端分别对应连接脉冲信号X2、脉冲信号X2反相信号，与PMOS管Pl的漏极连接且输出端连接到D点的CMOS开关的正、负时钟端分别对应连接脉冲信号X2、脉冲信号X2反相信号；PM0S管P2的漏极连接的两个CMOS开关的输出端分别各自连接到C点、D点，与PMOS管P2的漏极连接且输出端连接到C点的CMOS开关的正、负时钟端分别对应连接脉冲信号X2、脉冲信号X2反相信号，与PMOS管P2的漏极连接且输出端连接到D点的CMOS开关的负、正时钟端分别对应连接脉冲信号X2、脉冲信号X2反相信号；三极管Q1、Q2基极相连且连接到C点，三极管Ql的发射极经电阻Rn连接到三极管Q2的发射极，三极管Ql的发射极经电阻Rs接地；PM0S管P3、P4的源极接电源，PMOS管P3、P4的栅极相连，PMOS管P3、P4的漏极分别对应连接NMOS管NI、N2的源极，NMOS管NI、N2的漏极相连并经电阻Rt接地；PMOS管P3的漏极连接的两个CMOS开关的输出端分别各自连接到A点、B点，与PMOS管P3的漏极连接且输出端连接到A点的CMOS开关的负、正时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号，与PMOS管P3的漏极连接且输出端连接到B点的CMOS开关的正、负时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号；
PMOS管P4的漏极连接的两个CMOS开关的输出端分别各自连接到A点、B点，与PMOS管P4的漏极连接且输出端连接到A点的CMOS开关的正、负时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号，与PMOS管P3的漏极连接且输出端连接到B点的CMOS开关的负、正时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号；NMOS管NI的漏极连接的两个CMOS开关的输出端分别各自连接到C点、D点，与NMOS管NI的漏极连接且输出端连接到C点的CMOS开关的负、正时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号，与NMOS管NI的漏极连接且输出端连接到D点的CMOS开关的正、负时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号；NMOS管N2的漏极连接的两个CMOS开关的输出端分别各自连接到C点、D点，与NMOS管N2的漏极连接且输出端连接到C点的CMOS开关的正、负时钟端分别对应连接脉冲 信号XI、脉冲信号Xl反相信号，与NMOS管N2的漏极连接且输出端连接到D点的CMOS开关的负、正时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号；A、B、C、D点分别为PMOS管PI、P3栅极、三极管Ql、Q2集电极。CMOS开关的结构为ー个PMOS管源极与ー个NMOS管源极相连并作为输入端，漏极相连并作为输出端，PMOS管栅极为负时钟端，NMOS管栅极为正时钟端。本发明的技术特点及效果本发明利用二分频时钟使各器件交替连接，使各器件产生的失调电压在一定周期内大小相等、方向相反、持续时间相同，能够达到消除失调电压的目的。
图I.传统的带隙基准电路。图2.优化后的带隙基准电路。图3. 二分频时钟波形。图4. CMOS开关的内部结构。图5.反相器电路。
具体实施例方式图2为优化后的带隙基准电路结构。其中Xl与X2为二分频时钟，其波形图如图3所示，Xl周期为lus，X2周期为2us。图4为CMOS开关的内部结构。图5为反相器的电路结构。这样由图2可以看出，在Xl周期变化过程中，NI与N2轮流与C点和D点相连接，并且NI与N2两条支路轮流与A点和B点相连接。同时，在X2周期变化过程中，Ql与Q2轮流与Pl和P2相连接。如此设计，当电路中产生失配的时候，对输出电压的影响也是周期性高低变化，经过后续的滤波电路后可以看做稳定值。表I为图2所示电路中各MOS器件的尺寸。表2为图2所示电路中各电阻的阻值。表3为图4所示电路的器件尺寸。表4为图5所示电路的器件尺寸。
当电源电压为I. 5V时，输出电压稳定在1.232V，这时Ql与Q2支路电流均为14. 33uA, NI支路电流为537. 9nA, N2支路电流为619. 2nA。当电源电压为3. 3V是，输出电压稳定在1.232V，这时Ql与Q2支路电流均为14. 24uA, NI支路电流为579. 3nA, N2支路电流为638. 9nA。当Pl减小10%时，利用图I电路结构输出电压值为I. 175V，利用图2电路结构输出电压值为I. 232V。当Pl增加10%时，利用图I电路结构输出电压值为I. 287V，利用图2电路结构输出电压值为I. 234V。由此可见，利用本发明所示电路结构能够明显抑制失调电压。
.表I
权利要求
1.一种高精度带隙基准电路，由PMOS管P1、P2、P3、P4，NMOS管NI、N2，三极管Ql、Q2组成，其特征是，PMOS管P1、P2的栅极相连，PMOS管P1、P2的源极接电源，PMOS管Pl的漏极接两个CMOS开关的输入端，PMOS管Pl的漏极连接的两个CMOS开关的输出端分别各自连接到C点、D点，与PMOS管Pl的漏极连接且输出端连接到C点的CMOS开关的负、正时钟端分别对应连接脉冲信号X2、脉冲信号X2反相信号，与PMOS管Pl的漏极连接且输出端连接到D点的CMOS开关的正、负时钟端分别对应连接脉冲信号X2、脉冲信号X2反相信号；PM0S管P2的漏极连接的两个CMOS开关的输出端分别各自连接到C点、D点，与PMOS管P2的漏极连接且输出端连接到C点的CMOS开关的正、负时钟端分别对应连接脉冲信号X2、脉冲信号X2反相信号，与PMOS管P2的漏极连接且输出端连接到D点的CMOS开关的负、正时钟端 分别对应连接脉冲信号X2、脉冲信号X2反相信号；三极管Ql、Q2基极相连且连接到C点，三极管Ql的发射极经电阻Rn连接到三极管Q2的发射极，三极管Ql的发射极经电阻Rs接地；PM0S管P3、P4的源极接电源，PMOS管P3、P4的栅极相连，PMOS管P3、P4的漏极分别对应连接NMOS管NI、N2的源极，NMOS管NI、N2的漏极相连并经电阻Rt接地； PMOS管P3的漏极连接的两个CMOS开关的输出端分别各自连接到A点、B点，与PMOS管P3的漏极连接且输出端连接到A点的CMOS开关的负、正时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号，与PMOS管P3的漏极连接且输出端连接到B点的CMOS开关的正、负时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号； PMOS管P4的漏极连接的两个CMOS开关的输出端分别各自连接到A点、B点，与PMOS管P4的漏极连接且输出端连接到A点的CMOS开关的正、负时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号，与PMOS管P3的漏极连接且输出端连接到B点的CMOS开关的负、正时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号； NMOS管NI的漏极连接的两个CMOS开关的输出端分别各自连接到C点、D点，与NMOS管NI的漏极连接且输出端连接到C点的CMOS开关的负、正时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号，与NMOS管NI的漏极连接且输出端连接到D点的CMOS开关的正、负时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号； NMOS管N2的漏极连接的两个CMOS开关的输出端分别各自连接到C点、D点，与NMOS管N2的漏极连接且输出端连接到C点的CMOS开关的正、负时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号，与NMOS管N2的漏极连接且输出端连接到D点的CMOS开关的负、正时钟端分别对应连接脉冲信号XI、脉冲信号Xl反相信号； A、B、C、D点分别为PMOS管P1、P3栅极、三极管Ql、Q2集电极。
2.如权利要求I所述的高精度带隙基准电路，其特征是，CMOS开关的结构为一个PMOS管源极与一个NMOS管源极相连并作为输入端，漏极相连并作为输出端，PMOS管栅极为负时钟端，NMOS管栅极为正时钟端。
全文摘要
本发明涉及集成电路领域。为尽量减小失调电压的影响，本发明采取的技术方案是，高精度带隙基准电路，由PMOS管P1、P2、P3、P4，NMOS管N1、N2，三极管Q1、Q2组成，此外还包括10个coms开关，使N1与N2轮流与C点和D点相连接，并且N1与N2两条支路轮流与A点和B点相连接；或者，Q1与Q2轮流与P1和P2相连接。本发明主要应用于高精度带隙基准电路的设计制造。
文档编号G05F1/56GK102681583SQ20121017030
公开日2012年9月19日 申请日期2012年5月28日 优先权日2012年5月28日
发明者于海明, 史再峰, 姚素英, 徐江涛, 陈思海, 高静 申请人:天津大学