专利名称：一种基于数字校正带隙基准电路的制作方法
技术领域：
本发明属于模拟集成电路技术领域，特别涉及一种采用数字校正的方式实现的带隙基准电路产生精准基准电压的电路结构。
背景技术：
随着集成电路技术的发展，集成电路设计和制造趋于高密度、高复杂度，高精度。在几乎所有的1旲拟电路中，基准电压源或基准电流源是不可缺少的基本电路1旲块，具有闻精度的基准电压输出对提高电路的性能尤为重要，因此设计具有高精度的带隙基准电压的电路成为了模拟以及混合电路设计的需要。在实际的基准电路中，除了要求尽可能低压低功耗，低的温度系数，高电源抑制比外，还要求实际电路的基准电压与设计值相同，与工艺有很好的兼容性。但由于器件的失配、寄生、耦合、噪声等影响，实际测试的基准电压值与仿真设计值都会有一定的偏差，特别是当要求精度特别高时，误差范围就要求特别低，对电路的设计要求很高。传统的电压带隙基准如附图
I所示，在附图I中，电压带隙基准电路包括PMOS晶体管MPl和MP2，三极管Ql和Q2，第一至第三电阻R0、R2A、R2B，运算放大器0P101。PMOS晶体管MPl和MP2的源极均与直流电压源VDD连接，栅极均与运算放大器0P101的输出端OUT连接，第一个PMOS晶体管MPl的漏极与电阻R2A的一端相连，电阻R2A的另一端与运算放大器0P101的反相输入端INN相连，并与三极管Q2的发射极相连，第二个PMOS晶体管MP2的漏极与电阻R2B的一端相连，电阻R2B的另一端与运算放大器0P101的同相输入端INP相连，并与电阻Rl的一端相连，电阻Rl的另一端与三极管Ql的发射极相连，三极管Ql和Q2的栅极与集电极均接地。其中，在电压带隙基准电路中，运算放大器0P101使电路处于负反馈状态，钳制A点与B点电压，使两点电压相等，三极管Ql和Q2均为寄生纵向双极晶体管(BJT)。电压带隙基准电路的基准电压公式为
权利要求
1.一种基于数字校正带隙基准电路，其特征在于该电路结构是由一帯隙基准核心电路(201)、ー采样保持电路(202)、一比较电路(203)、一逐次逼近电路(204)和一时钟控制电路(205)组成，它们的联接关系如下时钟控制电路(205)的输出端CTl联接带隙基准核心电路(201)中的输入端CLKl，时钟控制电路(205)的输出端CT2联接采样保持电路(202)中的开关SI、S2，时钟控制电路(205)的输出端CT3联接比较电路(203)中的时钟控制端CLK2，时钟控制电路(205)的输出端CT4联接逐次逼近电路(204)的输入端CLK3，逐次逼近电路(204)的输出端OUT联接带隙基准核心电路(201)的控制输入端ロ VR，带隙基准核心电路(201)的输出端OUT接采样保持电路(202)的输入端IN，采样保持电路(202)的开关SI的输出端OUTl接电容Cl并与比较电路(203)的输入端INP相连，电容Cl的另一端接地，采样保持电路(202)的开关S2的输出端0UT2接电容C2并与比较电路(203)的输入端INN相连，电容C2的另一端接地，比较电路(203)的输出端接逐次逼近电路(204)的输入端IN，在时钟控制电路(205)的控制下，带隙基准核心电路(201)产生两个基准电压，并通过采样保持电路(202)采样并分别保持在电容Cl，C2上，比较电路(203)对两个电压进行比较，比较结果控制逐次逼近电路(204)产生相应的控制码，通过控制码控制带隙基准核心电路(201)中的电阻型微调电路(302)，来调整接入电阻阻值的大小，从而达到调整基准电压的目的。
2.根据权利要求I所述的ー种基于数字校正带隙基准电路，其特征在于；所述带隙基准核心电路(201)模块包括PMOS晶体管MPl和MP2、电阻型微调电路(302)、分压电阻R3、电阻R1、R2A、R2B (其中R2A=R2B)，三极管Ql和Q2，运算放大器OP (301)以及转换开关Ml，PMOS晶体管MPl和MP2的源端接直流电源VDD，MPl的漏端联接电阻型微调电路(302)的输出端OUT与分压电阻R3的公共端，MP2的漏极与电阻型微调电路(302)的输入端IN相连并为带隙基准核心电路的输出端VREF，分压电阻R3的另一端与电阻R2A，R2B的公共端相连，电阻R2A的另一端接转换开关Ml的输入INl，电阻R2B的另一端接转换开关Ml的输入IN2，转换开关Ml的输出OUTl接电阻Rl，Rl的另一端接三极管Q2的发射极，同时转换开关Ml的输出OUTl与电阻Rl的公共端与运算放大器OP (301)的同相输入端相连；转换开关Ml的输出0UT2接三极管Ql的发射极，同时转换开关Ml的输出0UT2与三极管Ql的公共端与运算放大器OP (301)的反相输入端相连；三极管Ql和Q2的栅极与集电极均接地；运算放大器OP (301)的输出端接PMOS晶体管MPl和MP2的栅极。
3.根据权利要求2所述的ー种基于数字校正带隙基准电路，其特征在于带隙基准核心电路(201)模块中的电阻型微调电路(302)模块包括第一至第六电阻R0-R5，电阻阻值依次増大，分别为R、2R、4R、8R、16R、32R，第一至第十五开关K1-K15，第一至第六电阻R0-R5依次相连，RO的另一端接输出端OUT，R5的另一端接输入端IN ;开关K1-K6依次相连，Kl与K2的公共端接电阻RO与Rl的公共端，Kl的另一端接输出端0UT，K2与K3的公共端接电阻Rl与R2的公共端，K3与K4的公共端接电阻R2与R3的公共端，K4与K5的公共端接电阻R3与R4的公共端，K5与K6的公共端接电阻R4与R5的公共端，K6的另一端接输入端IN ；K7-K10的公共端接输出端OUT，K7另一端接K5与K6的公共端，K8另一端接K4与K5的公共端，K9另一端接K3与K4的公共端，KlO另一端接K2与K3的公共端；K11_K15的公共端接输入端IN，Kll另一端接Κ4与Κ5的公共端，Κ12另一端接Κ3与Κ4的公共端，Κ13另ー端接Κ2与Κ3的公共端，Κ14另一端接Kl与Κ2的公共端，Κ15另一端接输出端OUT。
全文摘要
本发明公开了一种采用数字校正带隙基准电路，它属于模拟集成电路技术，特别涉及一种能降低电路的非理想失配对输出电压的影响，提高输出电压精度的带隙基准电路结构。该结构包括一带隙基准核心电路、一采样保持电路、一比较电路、一逐次逼近电路和一时钟控制电路。本发明的带隙基准电路产生的基准电压经过数字电路进行数字校正，所产生的基准电压具有温度系数小，受非理想因素影响小，精度高的特点，可以为后续电路提供十分精准的基准电压，有效地提高了后续电路的性能。
文档编号G05F1/56GK102662425SQ20121018543
公开日2012年9月12日 申请日期2012年6月7日 优先权日2012年6月7日
发明者于奇, 吴克军, 孙振亚, 宁宁, 宋文青, 朱波, 杜翎 申请人:电子科技大学