具有宽输入电压范围和可调阈值电压的输入电路的制作方法

本发明涉及电路技术领域，尤其涉及输入电路，具体涉及一种具有宽输入电压范围和可调阈值电压的输入电路。

背景技术：

电路系统的电源电压从低压到高压，跨度很大。当前级电路电源电压为低时，会对输入电路的阈值电压提出严格的要求；当前级电路电源电压为高时，就要求输入电路有较高的耐压值。常规MOS工艺中，高压MOS管的栅极G和源极S之间可以承受高压，同时它的开启电压较高；低压MOS管的栅极G和源极S之间不可以承受高压，同时它的开启电压较低。下面将列举使用常规MOS工艺的现有技术。

方案一：图1是现有技术的一个方案。其中的MN1管是一个高压NMOS管，I是一个上拉恒流源。

当MN1管的漏极饱和电流等于上拉恒流源的电流时，OUT端电平将会发生翻转。因此输入阈值电压V_IN由下面的公式决定：

可得

式中，I是上拉恒流源大小，K是跨导参数，V_TH是高压NMOS管的开启电压，W和L分别是MOS管的宽和长。

该方案可以承受较高的输入电压，但是不适用于前级电路电源电压为低压的情况。例：当前级电路的电源电压为3.3V时，会要求输入电路的输入阈值电压小于2.4V。方案一中，V_TH的典型值为2V，于是输入阈值难以保证来满足输入阈值规范。

方案二：图2是现有技术的另一个方案。其中的MN2管是一个低压NMOS管，I是一个上拉恒流源。

同理，当MN2管的漏极饱和电流等于上拉恒流源的电流时，OUT端电平将会发生翻转。 因此输入阈值电压V_IN由下面的公式决定：

可得

式中，I是上拉恒流源大小，K是跨导参数，V_TL是低压NMOS管的开启电压，W和L分别是MOS管的宽和长。

该方案适用于前级电源电压为低压的情况。例：当前级电路的电源电压为3.3V时，会要求输入电路的输入阈值电压小于2.4V。方案二中，V_TL的典型值为0.8V，于是输入阈值只需要小于1.6V，即可满足输入阈值规范。

但是由于使用了低压管，其栅源端不能承受高压，这就限制了输入电压的范围。

综上，现有技术中，方案一不适用于输入电压为低的应用，方案二不适用于输入电压为高的应用，现有技术的缺点可以总结为输入电压范围受限。

技术实现要素：

本发明的目的是克服了上述现有技术的缺点，提供了一种令输入电压满足从低压到高压的宽的范围且实现输入阈值可调的具有宽输入电压范围和可调阈值电压的输入电路。

为了实现上述目的或者其他目的，本发明的具有宽输入电压范围和可调阈值电压的输入电路具有如下构成：

该具有宽输入电压范围和可调阈值电压的输入电路，其主要特点是，所述的输入电路包括电压箝位模块、下拉电流漏电路模块以及外围电路模块；所述的下拉电流漏电路模块同时与所述的电压箝位模块、所述的外围电路模块以及后级电路模块相连接，所述的电压箝位模块以及所述的下拉电流漏电路模块均与所述的输入电路的输入端相连接。

进一步地，所述的下拉电流漏电路模块包括第一高压NMOS管MN1以及低压NMOS管MN2，所述的第一高压NMOS管MN1的漏极、所述的低压NMOS管MN2的漏极、所述的外围电路模块以及所述的后级电路模块的输入端相连接，所述的第一高压NMOS管MN1的源极以及低压NMOS管MN2的源极相连接后与所述的电压箝位模块相连接，所述的第一高压NMOS管MN1的栅极与所述的输入电路的输入端以及所述的电压箝位模块相连接，所述的低压NMOS管MN2的栅极与所述的电压箝位模块1相连接。

更进一步地，所述的电压箝位模块包括第二高压NMOS管MN3以及第一齐纳管Z1；所述的第二高压NMOS管MN3的漏极与所述的第一高压NMOS管MN1的栅极以及所述的输 入电路的输入端相连接，所述的第二高压NMOS管MN3的源极与所述的第一齐纳管Z1的反向输入端以及所述的低压NMOS管MN2的栅极相连接；所述的第一齐纳管Z1的正向输入端、所述的第一高压NMOS管MN1的源极以及低压NMOS管MN2的源极均接地；所述的第二高压NMOS管MN3的栅极与一直流偏置电压相连接。

再进一步地，所述的外围电路模块包括一上拉恒流源，所述的第一高压NMOS管MN1的漏极、所述的低压NMOS管MN2的漏极、所述的上拉恒流源以及所述的后级电路模块的输入端相连接。

再进一步地，所述的外围电路模块还包括一反相器，所述的第一高压NMOS管(MN1)的漏极、所述的低压NMOS管(MN2)的漏极、所述的上拉恒流源以及所述的反相器的输入端相连接，所述的反相器的输出端与后级电路模块的输入端相连接。

更进一步地，所述的电压箝位模块还包括一NMOS管MN4以及第二齐纳管Z2；所述的NMOS管MN4的源极接地，所述的NMOS管MN4的栅极与所述的NMOS管MN4的漏极均与所述的第二齐纳管Z2的正向输入端相连接，所述的第二齐纳管Z2的反向输入端与所述的第二高压NMOS管MN3的栅极相连接。

再进一步地，所述的外围电路模块包括电阻R、第三齐纳管Z3、第一PMOS管MP1、第二PMOS管MP2；所述的电阻R的第一端接地，所述的电阻R的第二端、所述的第三齐纳管Z3的正向输入端、所述的第一PMOS管MP1的栅极以及所述的第二PMOS管MP2的栅极相连接，所述的第三齐纳管Z3的反向输入端、所述的第一PMOS管MP1的源极、第二PMOS管MP2的源极均与外部电源相连接，所述的第一PMOS管MP1的漏极与所述的第二齐纳管Z2的反向输入端相连接，所述的第二PMOS管MP2的漏极、所述的第一高压NMOS管MN1的漏极以及低压NMOS管MN2的漏极均与所述的后级电路模块相连接。

本发明的有益效果是，采用了该发明中的具有宽输入电压范围和可调阈值电压的输入电路，令输入电压满足从低压到高压的宽的范围要求，并实现输入阈值可调，结构简单，应用范围广泛。

附图说明

图1为现有技术方案一中的输入电路的结构示意图。

图2为现有技术方案二中的输入电路的结构示意图。

图3为本发明的一具体实施例中的输入电路的结构示意图。

图4为本发明的一具体实施例中的输入电路的结构示意图。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

本发明公开的一种宽输入电压范围和阈值电压可调的输入电路，基于常规MOS工艺中MOS管开启电压不同的特点，设计了一种新的输入电路，输入电压适用于从低压到高压的宽范围，并实现输入阈值电压可调。其中输入阈值电压是指当输出电平发生翻转时的输入电压值。

请参阅图3所示，为本发明的一实施例中的输入电路的结构示意图，该具有宽输入电压范围和可调阈值电压的输入电路，包括电压箝位模块1、下拉电流漏电路模块2以及外围电路模块；所述的下拉电流漏电路模块2同时与所述的电压箝位模块1、所述的外围电路模块以及后级电路模块相连接，所述的电压箝位模块1以及所述的下拉电流漏电路模块2均与所述的输入电路的输入端相连接。其中电压箝位模块1包含一个第一齐纳管Z1，一个第二高压NMOS管MN3。第一齐纳管Z1的稳压值设为V_Z，第二高压NMOS管MN3的开启电压设为V_T。所述的第二高压NMOS管MN3的漏极与第一高压NMOS管MN1的栅极以及输入电路的输入端相连接，所述的第二高压NMOS管MN3的源极与所述的第一齐纳管Z1的反向输入端以及所述的低压NMOS管MN2的栅极相连接；所述的第一齐纳管Z1的正向输入端、所述的第一高压NMOS管MN1的源极以及低压NMOS管MN2的源极均接地；所述的第二高压NMOS管MN3的栅极与一直流偏置电压相连接。

下拉电流漏电路模块2包含一个第一高压NMOS管MN1和一个低压NMOS管MN2，所述的第一高压NMOS管MN1的漏极、所述的低压NMOS管MN2的漏极、所述的外围电路模块以及所述的后级电路模块的输入端相连接，所述的第一高压NMOS管MN1的源极以及低压NMOS管MN2的源极相连接后与所述的电压箝位模块1相连接，所述的第一高压NMOS管MN1的栅极与所述的输入电路的输入端以及所述的电压箝位模块1相连接，所述的低压NMOS管MN2的栅极与所述的电压箝位模块1相连接；其中MN1的宽长比是MN2的X倍，X为大于等于1的整数。其中MN1的开启电压是V_TH，MN2的开启电压是V_TL，V_TH>V_TL。

所述的外围电路模块包括一上拉恒流源，所述的第一高压NMOS管MN1的漏极、所述的低压NMOS管MN2的漏极、所述的上拉恒流源以及所述的后级电路模块的输入端相连接；在一种更为优选的实施方式中，所述的外围电路模块还包括一反相器，所述的第一高压NMOS管MN1的漏极、所述的低压NMOS管MN2的漏极、所述的上拉恒流源以及所述的反相器的 输入端相连接，所述的反相器的输出端与后级电路模块的输入端相连接。

上述输入电路的工作过程是：

P1节点电压V_P1是一个直流偏置电压。V_P1的大小需使第二高压NMOS管MN3正常开启，又要保证V_P1-V_T的大小不会击穿齐纳管Z1。P3节点电平与IN端电平相同，但是P3的高电平幅值被第一齐纳管Z1箝位，小于V_Z，起到保护低压NMOS管MN2的栅极端(G端)和源极端(S端)的作用。

OUT端电平发生翻转时，可知输入阈值V_IN大于V_TL，小于V_TH，因此第一高压NMOS管MN1工作在亚阈值区，低压NMOS管MN2工作在饱和区，可以得到公式：

I_D1+I_D2＝I

公式(1)中I_D0是一个与工艺有关的参数，n是亚阈值斜率因子，kT/q是一个电压常数，K是跨导参数，W和L是低压NMOS管MN2的宽和长，以上这些参数都属于已知量；式中的未知量有V_IN和X，因此可以得到V_IN的关于X的函数表达式，通过调整X的值，就能调节该输入电路结构的阈值电压V_IN。

请参阅图4所示，为本发明的一实施例中的输入电路的结构示意图，在基于图3中的输入电路的基本结构上，对所述的外围电路模块和所述的电压箝位模块1的具体结构进行了限定，在一种优选的实施方式中，所述的电压箝位模块1还包括一NMOS管MN4以及第二齐纳管Z2；所述的NMOS管MN4的源极接地，所述的NMOS管MN4的栅极与所述的NMOS管MN4的漏极均与所述的第二齐纳管Z2的正向输入端相连接，所述的第二齐纳管Z2的反向输入端与所述的第二高压NMOS管MN3的栅极相连接；相应地，在一种优选的实施方式中，所述的外围电路模块包括电阻R、第三齐纳管Z3、第一PMOS管MP1、第二PMOS管MP2；所述的电阻R的第一端接地，所述的电阻R的第二端、所述的第三齐纳管Z3的正向输入端、所述的第一PMOS管MP1的栅极以及所述的第二PMOS管MP2的栅极相连接，所述的第三齐纳管Z3的反向输入端、所述的第一PMOS管MP1的源极、第二PMOS管MP2的源极均与外部电源相连接，所述的第一PMOS管MP1的漏极与所述的第二齐纳管Z2的反向输入端相连接，所述的第二PMOS管MP2的漏极、所述的第一高压NMOS管MN1的漏极以及低压NMOS管MN2的漏极均与后级电路模块相连接；其具体的工作原理与图3中所示的输入电路的工作原理类似，在此不再赘述。

采用了该发明中的具有宽输入电压范围和可调阈值电压的输入电路，令输入电压满足从 低压到高压的宽的范围，并实现输入阈值可调，结构简单，应用范围广泛。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。