一种带有温度补偿的带隙基准源及电源装置的制作方法

本发明涉及模拟电路技术领域，尤其涉及的是一种带有温度补偿的带隙基准源及电源装置。

背景技术：

带隙基准源是模拟电路、混合信号电路以及数字电路中的基本模块单元，它的作用是为系统提供一个不随温度及供电电压变化的基准电压。在基准电压产生电路中，温度系数和精度这两个参数对电源性能的好坏起着决定性的作用，高精度、低功耗、低温度系数的基准电压产生电路对于整个电路来说至关重要。传统的带隙基准电压通过将两个具有正负温度系数的电压进行线性叠加即可得到零温度系数的基准电压。两个双极型三极管的基极-发射极电压的差值是与绝对温度成正比的，双极晶体管的基极-发射极电压具有负温度系数性质，利用这两种不同性质的电压配以一定的比例得到与温度变化无关的基准电压。由于传统的基准电压产生电路只进行线性补偿，精度差，在温度范围变化较大时，产生的电压通常不太理想，尤其是在一些对电压精度要求比较高的电路中，线性补偿后产生的电压远远不能满足要求。基于此，本发明提供了一种具有更高精度、更低温度系数带隙基准源电路。另外，本发明还提供了一种电源装置，可用于将输入交流电转化为稳定的直流电压输出。

技术实现要素：

本发明的目的是为了解决现有的带隙基准源温度系数大的问题，提供了一种更高精度、更低温度系数的带有温度补偿的带隙基准源及电源装置。

本发明提供了一种带有温度补偿的带隙基准源，包括四个部分：启动电路、运算放大器电路、基准电压产生电路和补偿电路，所述启动电路与所述基准电压产生电路连接并提供启动电压，所述补偿电路与所述基准电压产生电路连接并提供温度补偿；所述启动电路包括PMOS管PM1，PMOS管PM2和电容C0；PMOS管PM1的源极连接电压VDD，栅极接地，漏极连接PMOS管PM2的栅极和电容C0的一端，电容C0的另一端接地，PMOS管PM2的源极连接电压VDD；所述运算放大器电路包括PMOS管PM3、PM4，电阻R3和三极管Q1、Q2，所述电阻R3的一端连接电压VDD，另一端连接PMOS管PM3、PM4的源极，PMOS管PM3、PM4的栅极相连并连接PM4的漏极和三极管Q2的集电极；所述三极管Q1的集电极连接所述PM3和PM2的漏极，三极管Q1、Q2的发射极均接地；所述基准电压产生电路包括电阻R4、R5、R6、R6、R7、R8、R1、R11，还包括NMOS管NM10和三极管Q3、Q4；所述补偿电路包括PMOS管PM12、PM13、PM14，NMOS管NM11、NM15，三极管Q5、Q6，以及电阻R2、R9、R10；所述电阻R4的一端连接电压VDD，另一端连接NMOS管NM10的漏极，所述NM10的栅极连接所述PM3的漏极，源极作为输出电压VREF的输出端并连接电阻R5的一端，电阻R5的另一端连接NMOS管NM11的栅极并连接电阻R6的一端，电阻R6的另一端连接电阻R7、R8的一端以及三极管Q4、Q5的基极；三极管Q3的集电极连接电阻R7的另一端以及三极管Q1的基极，基极连接三极管Q2的基极、电阻R8的另一端以及Q4的集电极，发射极连接Q4的发射极以及电阻R1的一端，电阻R1的另一端连接电阻R11的一端以及三极管Q6的集电极，电阻R11的另一端接地；所述电阻R2的一端连接三极管Q5的发射极，另一端接地；所述NMOS管NM11的漏极连接PMOS管PM12的栅极和漏极，以及PM13、PM14的栅极，源极连接三极管Q5的集电极；所述PMOS管PM12、PM13、PM14的源极均连接电压VDD；所述NMOS管NM15的漏极连接三极管Q6的基极以及PMOS管PM13的漏极，源极接地，栅极连接PMOS管PM14的漏极和电阻R10的一端，电阻R10的另一端接地；电阻R9的一端连接三极管Q6的发射极，另一端接地。

本发明还提供了一种电源装置，所述电源装置包括所述的一种带有温度补偿的带隙基准源，还包括整流电路、滤波器电路，所述整流电路连接滤波器电路，所述滤波器电路连接带隙基准源电路，所述基准源电路连接负载，所述整流电路用于将交流电输入转化为直流电，所述滤波器电路用于去除直流电压中的纹波和噪声，从而可以为负载提供更加稳定的输出电压。

本发明所提供的一种带有温度补偿的带隙基准源及电源装置，有效地解决了现有技术中的带隙基准源精度不够高、温度系数高的问题，在传统基准电压产生电路的基础上，通过增加补偿电路，降低了输出电压的温度系数，并且具有较高的精度。本发明提供的一种电源装置，可用于将输入交流电转化为稳定的直流电压输出

附图说明

图1为本发明提供的一种带有温度补偿的带隙基准源电路结构示意图。

图2、3为本发明提供的一种带有温度补偿的带隙基准源在不同温度阶段的仿真结果示意图。

图4为本发明提供的一种电源装置的结构示意图。

具体实施方式

本发明提供了一种带有温度补偿的带隙基准源及电源装置，为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如1图所示，一种带有温度补偿的带隙基准源，包括四个部分：启动电路、运算放大器电路、基准电压产生电路和补偿电路，所述启动电路与所述基准电压产生电路连接并提供启动电压，所述补偿电路与所述基准电压产生电路连接并提供温度补偿；所述启动电路包括PMOS管PM1，PMOS管PM2和电容C0；PMOS管PM1的源极连接电压VDD，栅极接地，漏极连接PMOS管PM2的栅极和电容C0的一端，电容C0的另一端接地，PMOS管PM2的源极连接电压VDD；所述运算放大器电路包括PMOS管PM3、PM4，电阻R3和三极管Q1、Q2，所述电阻R3的一端连接电压VDD，另一端连接PMOS管PM3、PM4的源极，PMOS管PM3、PM4的栅极相连并连接PM4的漏极和三极管Q2的集电极；所述三极管Q1的集电极连接所述PM3和PM2的漏极，三极管Q1、Q2的发射极均接地；所述基准电压产生电路包括电阻R4、R5、R6、R6、R7、R8、R1、R11，还包括NMOS管NM10和三极管Q3、Q4；所述补偿电路包括PMOS管PM12、PM13、PM14，NMOS管NM11、NM15，三极管Q5、Q6，以及电阻R2、R9、R10；所述电阻R4的一端连接电压VDD，另一端连接NMOS管NM10的漏极，所述NM10的栅极连接所述PM3的漏极，源极作为输出电压VREF的输出端并连接电阻R5的一端，电阻R5的另一端连接NMOS管NM11的栅极并连接电阻R6的一端，电阻R6的另一端连接电阻R7、R8的一端以及三极管Q4、Q5的基极；三极管Q3的集电极连接电阻R7的另一端以及三极管Q1的基极，基极连接三极管Q2的基极、电阻R8的另一端以及Q4的集电极，发射极连接Q4的发射极以及电阻R1的一端，电阻R1的另一端连接电阻R11的一端以及三极管Q6的集电极，电阻R11的另一端接地；所述电阻R2的一端连接三极管Q5的发射极，另一端接地；所述NMOS管NM11的漏极连接PMOS管PM12的栅极和漏极，以及PM13、PM14的栅极，源极连接三极管Q5的集电极；所述PMOS管PM12、PM13、PM14的源极均连接电压VDD；所述NMOS管NM15的漏极连接三极管Q6的基极以及PMOS管PM13的漏极，源极接地，栅极连接PMOS管PM14的漏极和电阻R10的一端，电阻R10的另一端接地；电阻R9的一端连接三极管Q6的发射极，另一端接地。

当电路启动时，PM1的漏极电流具有正温度系数，并对电容C0不断充电，电容C0两端的电压为PTAT电压，流过PM2的漏极电流为CTAT电流，电容C0两端的电压增加驱使PM2的漏极电流降低为0，启动电路停止工作。在基准电压产生电路中，三极管Q3和Q4的发射结面积比为8∶1，流过电阻R7的电流为PTAT电流，流过电阻R8的电流与R7的电流相等，同时，三极管Q4的VBE电压为CTAT电压，根据输出电压与温度的函数关系合理设定各个电阻的取值即可得到零温度系数的输出电压VREF。在上述温度补偿电路中，当温度较高时，NMOS管NM11用来限制三极管Q5的集电极电压，使Q5的发射极和集电极均处在正向偏置状态，工作于饱和区，并在电阻R5和R6上产生PTAT电压；同时，Q5的基极电流为PTAT电流，其高阶非线性项可对VBE的高阶非线性项进行补偿；当温度较低时，流过PM14的电流作用在电阻R10上的压降随着温度的上升而增加，并使NM15工作在亚阈值区，随着温度的上升，三极管Q6的集电极电流逐渐变为0，从而很好的实现温度补偿。仿真结果如图2、3所示(分别在2.5V、4V和5V电压下进行仿真)，其中，当温度较高时，随着温度的升高，Q5的基极电流呈现非线性增加，可抵消VBE的高阶非线性，并且电压改变时，补偿电流的变化幅度比较小；当温度较低时，三极管Q6的集电极电流呈现非线性下降，直到降低为0，温度补偿阶段结束。

如图4所示，本发明还提供了一种电源装置，所述电源装置包括所述的一种带有温度补偿的带隙基准源，还包括整流电路、滤波器电路，所述整流电路连接滤波器电路，所述滤波器电路连接带隙基准源电路，所述基准源电路连接负载，所述整流电路用于将交流电输入转化为直流电，所述滤波器电路用于去除直流电压中的纹波和噪声，从而可以为负载提供更加稳定的输出电压。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。