一种以带隙基准结构为核心的片上二次电源供电结构的制作方法

本发明属于模拟集成片上二次电源技术领域，具体涉及一种由带隙基准结构为核心的片上二次电源供电结构。

背景技术：

片上二次电源供电技术可实现对驱动器类或需要内部二次电源结构电路的二次供电，通常作用于逻辑控制部分，可使其在较低的工作电压下进行逻辑信号传输，二次电源电路已成为提高电路工作频率及降低工作时发热功率的重要组成模块，其性能在一定程度上直接决定了电路性能的优劣。以往常采用齐纳稳压管作为核心形成二次供电结构，但由于该器件对工艺参数及工艺稳定性要求高，且输出电压随温度变化较大，在实际应用中采用齐纳稳压管的二次供电结构输出电压在不同工艺批次间差异较大，且对工作温度较为敏感。

技术实现要素：

本发明的目的在于提供一种以带隙基准结构为核心的片上二次电源供电结构，在基于带隙基准核心电路的基础上，实现片上二次电源供电，该电路结构对电压及温度变化的敏感度低，可为后续电路提供高精度的二次电源电压。

本发明是通过以下技术方案来实现：

一种由带隙基准结构为核心的片上二次电源供电结构，包括带隙基准电路、比例放大电路和用于驱动后极电路的驱动线路模块；

带隙基准电路，用于产生带隙基准电压；

比例放大电路，用于将带隙基准电压放大到所述片上二次电源供电结构需要的二次电源电压；

驱动线路模块，用于将二次电源电压转换成具有驱动能力的二次电源电压。

进一步，比例放大电路包括电阻ra和电阻rb，带隙基准电压vref经电阻ra和rb放大至所需要的二次电源电压vo。

进一步，带隙基准电路包括cascode电流镜、晶体管q5、晶体管q6、电阻rc和电阻radj；

晶体管q5的发射极接电阻radj一端，基极接电阻rb一端，集电极接cascode电流镜；

晶体管q6的发射极接电阻rc一端，基极接电阻rb一端，集电极接cascode电流镜；

电阻radj一端与晶体管q5的发射极和电阻rc一端连接，另一端接地。

进一步，电阻radj采用拓扑结构，包括串联在一起的电阻r1和若干个电阻r1。

进一步，晶体管q5和晶体管q6的发射极面积比为1:8。

进一步，cascode电流镜由晶体管q1、晶体管q2、晶体管q3和晶体管q4形成；

晶体管q1的发射极接电压源vs，基极接晶体管q2的基极和晶体管q4的发射极，集电极接晶体管q3的发射极；

晶体管q2的基极和集电极接晶体管q4的发射极，发射极接电压源vs；

晶体管q3的发射极接晶体管q1的集电极，基极接晶体管q4的基极和晶体管q6的集电极，集电极接晶体管q5的集电极；

晶体管q4的基极和集电极接晶体管q6的集电极。

进一步，在晶体管q1的发射极与电压源vs之间连接有电阻，在晶体管q2的发射极与电压源vs之间连接有电阻。

进一步，驱动线路模块包括晶体管q7、晶体管q8、晶体管q9、晶体管q10、晶体管q11、晶体管q12、保护管d1和恒流源i；

晶体管q11的发射极接电压源vs，集电极接保护管d1一端，基极接恒流源i；晶体管q12的发射极接电压源vs，基极和集电极接恒流源i；恒流源i一端接晶体管q11基极，另一端接地；

晶体管q7的发射极接晶体管q11的集电极，基极接晶体管q5的集电极，集电极接电阻rd一端；

晶体管q8的集电极接晶体管q11的集电极，基极接电阻rd一端，发射极接地；

晶体管q9的基极接晶体管q11的集电极，集电极接电压源vs，发射极接电阻ra一端，电阻ra另一端接电阻rb一端，电阻rb另一端接地；

晶体管q10的基极接晶体管q11的集电极，集电极接电压源vs，发射极接后级电路。

进一步，晶体管q9基极的电平比二次电源电压vo大0.7v。

与现有技术相比，本发明具有以下有益的技术效果：

本发明公开的片上二次电源供电结构，以带隙基准为核心结构，通过比例电阻将带隙基准电压放大到其需要的二次电源电压，并在其基础上为后极电路增加驱动线路模块，得到具有一定驱动能力的二次电源电压。该电路结构可广泛应用于模拟、数模混合集成电路中，其温度性能更优，负载调整率更小，且二次电源输出可调，该结构可适配多种应用条件，并满足在极端温度条件下正常工作的需求。

进一步，在带隙基准输出后通过调整比例电阻ra的值将输出二次电源电压放大至所需要的vo，其中vo＝vref·ra/rb，可产生任意所需要的二次电源电压值，并且通过增加比例电阻对及相应的驱动线路模块，可同时产生多路不同值的二次电源电压。

进一步，带隙基准电流源采用cascode电流镜，cascode电流镜指的是有堆叠的电流镜，可提高镜像电流的精准度，有效降低电源电压变化对基准电压的影响。

进一步，在晶体管q1的发射极与电压源vs之间连接有电阻，在晶体管q2的发射极与电压源vs之间连接有电阻，两电阻在这里起到的作用是使cascode电流镜输出电流更匹配，其作用在于使晶体管q5集电极电流更接近晶体管q6集电极电流，这是带隙基准成立的必要条件，其作用是使带隙基准电压更接近理论值。

进一步，基准电压产生后经比例电阻ra、rb放大至所需要的二次电源电压，q9为比例电阻提供直流偏置，q9基极电平经驱动管q10的be结后为后续电路提供稳定的二次电源；q7、q8为带隙基准线路提供一定的灌电流驱动能力，整个电路的功耗约200μa，d1作为保护管限制二次电源最高输出，恒流源i通过q11、q12形成的电流镜为q9、q10提供基极驱动电流。

附图说明

图1为一种以带隙基准结构为核心的片上二次电源供电结构；

图2为radj电路设计拓扑结构；

图3为带隙基准温漂；

图4为二次电源电压温漂。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

如图1所示，本发明的片上二次电源供电结构的电路包括带隙基准电路、比例放大电路和驱动线路模块。以带隙基准电路为核心结构，并在其基础上增加比例放大电路和驱动线路模块，得到具有一定驱动能力的二次电源供电结构。该实现电路结构简单、易于在各种工艺上移植，该结构可适配多种应用条件，并具有较好的温度系数，满足在极端温度条件下电路正常工作的需求。

图1中矩形框中部分内为带隙基准核心线路结构，带隙基准电路包括cascode电流镜、晶体管q5、晶体管q6、电阻rc和电阻radj；比例放大电路包括电阻ra和电阻rb，带隙基准电压vref经电阻ra和rb放大至所需要的二次电源电压vo；驱动线路模块包括晶体管q7、晶体管q8、晶体管q9、晶体管q10、晶体管q11、晶体管q12、保护管d1和恒流源i。

具体的电路连接结构为：晶体管q1的发射极接电压源vs，基极接晶体管q2的基极和晶体管q4的发射极，集电极接晶体管q3的发射极；晶体管q2的基极和集电极接晶体管q4的发射极，发射极接电压源vs；晶体管q3的发射极接晶体管q1的集电极，基极接晶体管q4的基极和晶体管q6的集电极，集电极接晶体管q5的集电极；晶体管q4的基极和集电极接晶体管q6的集电极；

晶体管q5的发射极接电阻radj一端，基极接电阻rb一端；晶体管q6的发射极接电阻rc一端，基极接电阻rb一端；电阻radj一端与晶体管q5的发射极和电阻rc一端连接，另一端接地；

晶体管q11的发射极接电压源vs，集电极接保护管d1一端，基极接恒流源i；晶体管q12的发射极接电压源vs，基极和集电极接恒流源i；恒流源i一端接晶体管q11基极，另一端接地；

晶体管q7的发射极接晶体管q11的集电极，基极接晶体管q5的集电极，集电极接电阻rd一端；晶体管q8的集电极接晶体管q11的集电极，基极接电阻rd一端，发射极接地；

晶体管q9的基极接晶体管q11的集电极，集电极接电压源vs，发射极接电阻ra一端，电阻ra另一端接电阻rb一端，电阻rb另一端接地；

晶体管q10的基极接晶体管q11的集电极，集电极接电压源vs，发射极接后级电路。

带隙基准电路电流源采用由晶体管q1、晶体管q2、晶体管q3和晶体管q4形成的cascode电流镜，可有效降低电源电压变化对基准电压的影响。带隙基准电路采用1:8结构比例管具体指的是晶体管q5和晶体管q6的发射极面积比为1:8，用于调节产生的带隙基准电压值。

在晶体管q1的发射极与电压源vs之间可设置电阻，在晶体管q2的发射极与电压源vs之间可设置电阻，两电阻在这里起到的作用是使cascode电流镜输出电流更匹配，其作用在于使晶体管q5集电极电流更接近晶体管q6集电极电流，这是带隙基准成立的必要条件，其作用是使带隙基准电压更接近理论值。

由于晶体管q9和晶体管q10的be结温度系数相互抵消，到达后级电路的二次电源电压温度系数得到提升。

电流源i、晶体管q11和晶体管q12在这个结构中看是专门给晶体管q9和晶体管q10提供驱动电流的，但在具体电路中它算是一个全局的参考电流，不仅给二次电源提供电流，晶体管q9只为比例电阻提供电流，晶体管q7和晶体管q8的作用是吸收多余的从晶体管q11集电极提供的电流，同时在晶体管q11集电极电流有变化时吸收掉这个变化，保证电路稳定，同时晶体管q7的基极电流注入到晶体管q5发射极对其起到一个电流补偿作用，使晶体管q5和晶体管q6的集电极电流更接近。

带隙基准电压vref产生后经比例电阻ra、rb放大至所需要的二次电源电压vo，晶体管q9为比例电阻提供直流偏置。晶体管q9基极电平约vo+0.7v，经晶体管q10的be结后为后续电路提供稳定的二次电源电压vout；晶体管q7和晶体管q8为带隙基准线路提供一定的灌电流驱动能力。整个电路的功耗约200μa，d1作为保护管限制二次电源最高输出。

设计一个以带隙基准结构为核心的片上二次电源供电结构的关键是通过调整radj电阻的值使得带隙基准电压输出值vref具有最小的温度系数，radj的电路设计拓扑结构如图2所示，包括电阻r1和多个电阻r1，radj＝r1+n·r1，通过调整n的值可使带隙基准电压达到所采用工艺的最优值，并在带隙基准输出后通过调整比例电阻ra和rb的值将输出二次电源电压放大至所需要的vo。其中vo＝vref·ra/rb，理论上可产生任意所需要的二次电源电压值，并且通过增加驱动级，可同时产生多路不同值的二次电源电压。

本发明克服现有技术的不足，提出一种电路结构，设计了一种以带隙基准结构为核心的片上二次电源供电结构。带隙基准电压仅与电路所采用的工艺有关，与电路的工作电压及工作温度无关，故带隙基准电路已经成为高精度模拟集成电路中实现电压基准和电流基准的核心电路模块，以此为核心设计的片上二次电源供电结构对电压及温度变化的敏感度低，可为后续电路提供高精度的二次电源电压。

该电路结构可广泛应用于模拟、数模混合集成电路中，其温度性能更优，负载调整率更小，且二次电源输出可调，该结构可适配多种应用条件，并满足在极端温度条件下正常工作的需求。