基准电压源电路的制作方法
【专利说明】基准电压源电路 【技术领域】
[0001] 本发明涉及基准电压技术领域，特别涉及一种基准电压源电路。 【【背景技术】】
[0002] 在模拟电路中经常需要基准电压源电路为其他电路提供参考电压，希望输出的 参考电压比较准确，随电源电压、温度、工艺的变化都较小。现有技术中，通常由带隙基准 (BandgapRefrrence)电压电路提供参考电压，其原理是依赖于半导体材料的基带带隙 电压，例如，通过将正温度系数的电压AVbe(AVbe=Vbe2-Vbel)与负温度系数的电压 Vbe(Vbe=Vbe2)以一定比例相加产生稳定的参考电压，其中，Vbel为双极型晶体管Ql的 基极-发射极电压，Vbe2为双极型晶体管Q2的基极-发射极电压，也就是说，为了获得稳 定的参考电压需要设计包括特殊的双极型晶体管的带隙基准电路。但是，有些工艺中没有 需要的双极型晶体管，为了特别提供所需的双极型晶体管，可能需要额外的光刻步骤，这将 会增加芯片的制造成本。
[0003] 因此，有必要提供一种改进的技术方案来解决上述问题。 【
【发明内容】
】
[0004] 本发明的目的在于提供一种基准电压源电路，其无需制造特殊的双极型晶体管就 可提供稳定的参考电压，且本发明的电路结构简单，所占用的芯片面积较小。
[0005] 为了解决上述问题，本发明提供一种基准电压源电路，其包括第一MOS管、第二 MOS管、第三MOS管、反馈电压采样电路和基准电压输出端。其中，第三MOS管的漏极和第 二MOS管的漏极均与节点0相连，第三MOS管的栅极与第二MOS管的栅极相连，第三MOS管 的源极与第三MOS管的栅极相连，第二MOS管的源极与基准电压输出端相连，节点0与第一 电压端相连；第一MOS管的漏极与第三MOS管的源极相连，第一MOS管的源极与第二电压端 相连。所述反馈电压采样电路的输入端与所述基准电压输出端相连，其输出端与所述第一 MOS管的栅极相连，所述反馈电压采样电路用于采样所述基准电压输出端输出的基准电压， 以输出反馈电压给所述第一MOS管的栅极。
[0006] 进一步的，基准电压源电路还包括连接于所述基准电压输出端和反馈电压采样电 路的输出端之间的电容。
[0007] 进一步的，基准电压源电路还包括第四MOS管，所述第四MOS管的漏极与所述第一 压端相连，其栅极与其源极相连，其源极与节点〇相连。
[0008] 进一步的，所述反馈电压采样电路包括串联于基准电压输出端和第二电压端的第 二电阻和第一电阻，所述第一电阻和第二电阻之间的连接节点作为所述反馈电压采用电路 的输出端。
[0009] 进一步的，所述第一MOS管为增强型NMOS晶体管，所述第三MOS管为耗尽型NMOS 晶体管，所述第二MOS管为增强型NMOS晶体管或耗尽型NMOS晶体管，所述第一电压端为电 源端，所述第二电压端为接地端，所述第一电源端接正输入电压，所述基准电压输出端输出 正基准电压。
[0010] 进一步的，所述第四MOS管为耗尽型NMOS晶体管。
[0011] 进一步的，所述第一MOS管为增强型PMOS晶体管，所述第二MOS管和第三MOS管 为耗尽型PMOS晶体管，所述第一电压端为电源端，所述第二电压端为接地端，所述第一电 源端接负输入电压，所述基准电压输出端输出负基准电压。
[0012] 进一步的，所述第四MOS管为耗尽型PMOS晶体管。
[0013] 进一步的，所述第一电阻和第二电阻为相同类型的电阻，且温度系数相同。
[0014] 进一步的，第一MOS管、第二MOS管、第三MOS管满足如下公式：
【主权项】
1. 一种基准电压源电路，其特征在于，其包括第一MOS管、第二MOS管、第SMOS管、反 馈电压采样电路和基准电压输出端， 其中，第SM0S管的漏极和第二M0S管的漏极均与节点0相连，第SM0S管的栅极与第 二M0S管的栅极相连，第SM0S管的源极与第SM0S管的栅极相连，第二M0S管的源极与基 准电压输出端相连，节点0与第一电压端相连；第一M0S管的漏极与第SM0S管的源极相 连，第一M0S管的源极与第二电压端相连， 所述反馈电压采样电路的输入端与所述基准电压输出端相连，其输出端与所述第一M0S管的栅极相连，所述反馈电压采样电路用于采样所述基准电压输出端输出的基准电压， W输出反馈电压给所述第一M0S管的栅极。
2. 根据权利要求1所述的基准电压源电路，其特征在于，其还包括连接于所述基准电 压输出端和反馈电压采样电路的输出端之间的电容。
3. 根据权利要求1所述的基准电压源电路，其特征在于，其还包括第四M0S管，所述第 四M0S管的漏极与所述第一压端相连，其栅极与其源极相连，其源极与节点0相连。
4. 根据权利要求1所述的基准电压源电路，其特征在于， 所述反馈电压采样电路包括串联于基准电压输出端和第二电压端的第二电阻和第一 电阻，所述第一电阻和第二电阻之间的连接节点作为所述反馈电压采用电路的输出端。
5. 根据权利要求1-4任一所述的基准电压源电路，其特征在于， 所述第一M0S管为增强型NM0S晶体管，所述第SM0S管为耗尽型NM0S晶体管，所述第 二M0S管为增强型NM0S晶体管或耗尽型NM0S晶体管， 所述第一电压端为电源端，所述第二电压端为接地端，所述第一电源端接正输入电压， 所述基准电压输出端输出正基准电压。
6. 根据权利要求5所述的基准电压源电路，其特征在于，所述第四M0S管为耗尽型 NM0S晶体管。
7. 根据权利要求1-4任一所述的基准电压源电路，其特征在于， 所述第一M0S管为增强型PM0S晶体管，所述第二M0S管和第SM0S管为耗尽型PM0S晶体管，所述第一电压端为电源端，所述第二电压端为接地端，所述第一电源端接负输入电 压，所述基准电压输出端输出负基准电压。
8. 根据权利要求7所述的基准电压源电路，其特征在于，所述第四M0S管为耗尽型 PM0S晶体管。
9. 根据权利要求4所述的基准电压源电路，其特征在于，所述第一电阻和第二电阻为 相同类型的电阻，且温度系数相同。
10. 根据权利5所述的基准电压源电路，其特征在于，第一M0S管、第二M0S管、第SM0S 管满足如下公式：
其中，VgsNl为第一NMOS晶体管管的栅源电压，为第一NMOS晶体管的宽长比， V厶y饥 VTN1为第一NM0S晶体管管的阔值电压，:为第^醒08晶体管的宽长比，VTN3为第^ \ J N3, NM0S晶体管的阔值电压， VTN1为负温度系数的正值，|VTN3|为正温度系数的正值，根据VTN1和|VTN3|的温度 系数比例，确定
11.根据权利7所述的基准电压源电路，其特征在于，第一M0S管、第二M0S管、第SM0S管满足如下公式：
其中，VgsPl为第一PM0S晶体管的栅源电压，为第一PM0S晶体管的宽长比，VTP1 为第一PM0S晶体管的阔值电压，为第SPM0S晶体管的宽长比，VTP3为第SPM0S晶 体管的阔值电压， VTPlI为负温度系数的正值，|VTP3|为正温度系数的正值，根据IVTPlI和|VTP3|的 温度系数比例，确定
【专利摘要】本发明提供一种基准电压源电路，其包括第一MOS管、第二MOS管、第三MOS管、反馈电压采样电路和基准电压输出端。第三MOS管的漏极和第二MOS管的漏极均与节点O相连，第三MOS管的栅极与第二MOS管的栅极相连，第三MOS管的源极与第三MOS管的栅极相连，第二MOS管的源极与基准电压输出端相连，节点O与第一电压端相连；第一MOS管的漏极与第三MOS管的源极相连，第一MOS管的源极与第二电压端相连。反馈电压采样电路的输入端与基准电压输出端相连，其输出端与第一MOS管的栅极相连，反馈电压采样电路用于采样基准电压输出端输出的基准电压，以输出反馈电压给第一MOS管的栅极。与现有技术相比，本发明无需制造特殊的双极型晶体管就可提供稳定的参考电压。
【IPC分类】G05F1-565
【公开号】CN104793689
【申请号】CN201510168933
【发明人】王钊
【申请人】无锡中星微电子有限公司
【公开日】2015年7月22日
【申请日】2015年4月10日