专利名称：：适应式控制动态随机存取存储器的更新间隔的方法
技术领域：
：本发明有关一种调整动态随机存取存储器(dynamicrandomaccessmemory，DRAM)的更新时间的方法以及装置，尤指一种电源开启时的自我测试，而产生不同的更新时间的方法以及装置。(2)
背景技术：
DRAM在所有的固态元件存储器中，算是集成度较高，比较便宜，且读取速度相当不错的一种。因此，广为使用于电子用品中。然而，DRAM有一种特征DRAM的存储元是以电荷量的多寡来代表数据，其中的电荷会随着时间而流逝。其漏电的主要原因为DRAM存储元中的NMOS的PN接面的逆偏压漏电流。因此，每一个DRAM的存储元，每经过一定的时间后，便必须更新其中所存储的数据，以避免数据流失，此动作称为更新(refresh)，而该一定的时间则称为更新间隔(refreshinterval)。换言之，就算DRAM并没有与外界的IC进行数据的读取，处于备用(stand-by)的模式下，DRAM每隔一更新间隔，还是必须消耗一定的电能来进行更新。可以了解的是，如果更新间隔越短，DRAM因为更新所消耗的功率就越大。然而，当DRAM用于可携式(portable)的电子产品(譬如PDA)时，便不得不致力于降低其所消耗的功率。由于可携式的电子产品可使用的能量有限，多数是由伴随的电池所提供，因此，为了延长其使用的时间，其中的电子零件所消耗的功率是越低越好。DRAM也不例外。所以，如何降低DRAM所消耗的功率，特别是更新所消耗的功率，便成为研发DRAM时的一重要的课题。(3)
发明内容有鉴于此，本发明的主要目的是产生一适切的更新间隔，以使DRAM进行更新。这样，可以避免不必要的、过短的更新间隔所造成多余的功率损失。根据上述的目的，本发明提供一种找出适切的更新间隔的方法，适用于一动态随机存取存储器芯片。该方法包含有(a)检测该DRAM芯片是否处于刚启动的状态；(b)在刚启动状态时，提供一更新时脉，具有一更新间隔；(c)依据该更新时脉，使该DRAM芯片中的多个存储单元进行自我测试；(d)变更该更新间隔，并重复该步骤(c)，直到找到可以使该DRAM芯片自我测试成功的最长更新间隔；以及(f)依据该最长更新间隔，定义该最适切的更新间隔，以提供该DRAM芯片于一般电源供应时，进行更新。最适切的更新间隔可以是该最长更新间隔外加上一预定量的差值，以确保最适切的更新间隔可以适用于更新该DRAM芯片中的所有其他未测试过的的存储单元，而不会有数据流失的情形。本发明的优点在于DRAM芯片的更新间隔是在电源刚启动时由内建的自我测试所决定的，而非一个在DRAM芯片出厂后便完全固定的值。因此，可以随着每个DRAM芯片的不同，提供一个适切的更新间隔。(4)图1为本发明的方法的流程示意图。图2为依据本发明的一环状震荡器。图3为图2中的一反向器的电路图。图4为图3中的控制电压产生电路示意图。(5)具体实施方式为使本发明的上述目的、特点和优点能更明显易懂，下文特举一较佳实施例，并配合附图进行详细说明。本发明的主要精神在利用在电源刚启动时，使DRAM的存储单元自我测试，以找到当下最适切的更新间隔，以作为在后续正常的操作下，DRAM存储单元的更新间隔。图1为本发明的方法的流程示意图。当检测到电源启动时，本发明首先提供了一个预设的更新间隔12。接着，DRAM芯片便开始进行自我测试10。自我测试10的用意在于检验目前的更新间隔是否是可用的。也就是说，以目前的更新间隔进行更新的动作时，是否DRAM存储单元中的数据会流失。一种自我测试10的方法显示于图1中。一个预设的原始测试码先写入数个DRAM存储单元中14。然后，以当下的更新时脉(具有当下的更新间隔)来对DRAM存储单元进行数次更新动作。接着，读取DRAM存储单元中所保存的测试码18。最后，比较存入的测试码与原始测试码是否一致20。如果一致，表示目前的更新间隔不会造成数据的遗失，是可以使DRAM芯片正常操作的。如果不一致，表示目前的更新间隔太久了，会造成数据的遗失。如果目前的更新间隔是可使用的，则增大更新间隔的值，再进行一次自我测试。如果更改后的更新间隔又可使用，则继续增大更新间隔的值，直到自我测试的结果指出当下的更新间隔是不可用的。这样，便可以找出最长(可用)的更新间隔。相反的，如果一开始的更新间隔是不可用的，则减小更新间隔的值，再进行一次自我测试。如果更改后的更新间隔又不可使用，则继续减小更新间隔的值，直到自我测试的结果指出当下的更新间隔是可用的。这样，便可以找出最长(可用)更新间隔。换言之，于最长更新时间尚未找到时(符号22中的否)，则变更更新时间的值。一旦最长更新时间找到后，就可以进行下一个步骤。利用类似上述的逼近法，最长更新间隔便可以找到。接着便可以定义出最适切的更新间隔26。譬如说，如果被测试的DRAM存储单元的数据保存能力是属于所有DRAM存储单元中最差的，则直接使用最长更新间隔作为最适切更新间隔。如果被测试的DRAM存储单元仅仅是所有所有DRAM存储单元中取样的几个，其数据保存能力并不一定是所有DRAM存储单元中最差的，则最适切更新间隔应该是找到的最长更新间隔外加上一个预设值，以预防没有测试到的DRAM存储单元于更新时失效。最后，DRAM芯片在正常操作时，便是以带有最适切更新间隔的更新时脉，来对DRAM阵列进行更新。这样，不但DRAM阵列中所存的数据可以不遗失，也不会有过多的电能浪费在多余的更新动作上。原始测试码的长度以及内容可以依照DRAM阵列结构不同而设计。当然也可以随机的选取。图2为依据本发明的一环状震荡器32。其数个反向器30串接在一起，且最后一个反向器30的输出连接至第一个反向器30的输入，便形成一个环状震荡器32，其震荡周期T取决于每个反向器的电流驱动能力以及负载。而本发明中的更新间隔可以与此环状震荡器32产生的震荡周期T呈现正相关。图3为图2中的一反向器30的电路图。反向器30的电流驱动能力可以受一个电压Vo控制。在图2中，Vo控制了反向器30的放电电流大小，因此可以改变环状震荡器32的震荡周期。当Vo升高时，放电电流增大，震荡周期T就变小。图4为图3中的Vo控制电路实施例。计数器34用以产生一个数值，且计数器34受上数/下数信号控制，会将该数值作增减。数字模拟转换器(digital-to-analogconverter，D/A)36，接收该数值，产生相对应的Vo。请对照图1，上数/下数信号在步骤22被决定。譬如说，当当下的更新间隔太长，而会导致DRAM存储单元中存的数据遗失时，便应该使计数器34上数，进而Vo提高，环状震荡器32的震荡周期就缩短，使下一次自我测试时的更新间隔比当下的更新间隔小。相反的，当当下的更新间隔短到DRAM存储单元中存的数据不会遗失，还不确定当下的更新间隔就是最长的更新间隔时，计数器34就应该下数，使下一次自我测试时的更新间隔比当下的更新间隔长。当确定找到了最长的更新间隔后，便可以依照计数器34目前的数值，找出适切的更新间隔。相较于习知DRAM芯片中出厂后便固定的更新间隔，本发明的方法所找到的更新间隔将随着DRAM芯片不同而可能产生不同的值。因此，达成了节省电能的好处。本发明虽以一较佳实施例揭示如上，然而其并非用以限定本发明，任何熟悉本技术的人员在不脱离本发明的精神和范围内，当可做出种种的更动与替换，因此本发明的保护范围当视后附的权利要求所界定的为准。权利要求1.一种找出适切的更新间隔的方法，适用于一动态随机存取存储器芯片，包含有(a)检测该动态随机存取存储器芯片是否处于刚启动的状态；(b)在刚启动状态时，提供一更新时脉，具有一更新间隔；(c)依据该更新时脉，使该动态随机存取存储器芯片中的多个存储单元进行自我测试；(d)变更该更新间隔，并重复该步骤(c)，直到找到可以使该动态随机存取存储器芯片自我测试成功的最长更新间隔；以及(f)依据该最长更新间隔，定义该最适切的更新间隔，以提供该动态随机存取存储器芯片于一般电源供应时，进行更新。2.如权利要求1所述的方法，其特征在于，进行该自我测试的步骤包含有存入该存储单元一原始测试码；以该更新时脉，对该存储单元进行至少一次的更新动作；检测一被存入的存储码是否与该原始测试码一致；如果该被存入的存储码与该原始测试码一致，则指出该自我测试成功；以及如果该被存入的存储码与该原始测试码不一致，则指出该自我测试失败。3.如权利要求1所述的方法，其特征在于，定义该最适切的更新间隔的步骤包含有下列步骤将该最长更新间隔加上一预设的差值，以作为该最适切的更新间隔。全文摘要本发明提供一种找出适切的更新间隔的方法，适用于一动态随机存取存储器芯片。该方法包含有(a)检测该动态随机存取存储器芯片是否处于刚启动的状态；(b)在刚启动状态时，提供一更新时脉，具有一更新间隔；(c)依据该更新时脉，使该动态随机存取存储器芯片中的多个存储单元进行自我测试；(d)变更该更新间隔，并重复该步骤(c)，直到找到可以使该动态随机存取存储器芯片自我测试成功的最长更新间隔；以及(f)依据该最长更新间隔，定义该最适切的更新间隔，以提供该动态随机存取存储器芯片于一般电源供应时，进行更新。本发明可以随着每个动态随机存取存储器芯片的不同，提供一个适切的更新间隔，以避免过短的更新间隔所造成的电能浪费。文档编号G06F11/08GK1567214SQ0314521公开日2005年1月19日申请日期2003年6月23日优先权日2003年6月23日发明者苏源茂申请人:华邦电子股份有限公司