专利名称：半导体器件的制作方法
技术领域：
本发明涉及从载波产生时钟信号的半导体器件，还涉及利用从载波产生的时钟信号进行工作和无线地传输数据的半导体器件。另外，本发明还涉及当利用由近程无线IC卡标准ISO/IEC 15693(JIS6323)等定义的通信系统时从载波产生时钟信号的半导体器件。
背景技术：
在无线地传输数据的半导体器件中，从读写器发送的高频电磁波由天线接收以便产生电路工作所需要的电源。另外，数据是通过以某种手段用信号影响电磁波以及修正电磁波的幅度、频率、相位(也称位置)等来进行发送的。电磁波的幅度等的这种变化被称为调制。用于发送信号的电波被称为载波。无线地传输数据的半导体器件被称为无线IC卡、RFID标签、无线芯片、发送应答器、无线存储器、ID标签、IC芯片或ID卡。
被调制的载波的幅度变化率被称为调制深度。例如，调制深度为100％的载波包括幅度不变化(见图7A)的状态，而调制深度为10％的载波包括幅度被变化10％(见图7B)的状态。注意，被调制的载波在下文被简称为载波或包括调制的载波。另外，调制深度为100％的载波可以被称为包括100％调制的载波。
根据由近程无线IC卡标准ISO/IE15693定义的通信系统，数据利用脉冲位置调制系统被编码，在那里频率为13.56MHz的载波是以100％或10％被调制的，以便改变脉冲位置和检测数据。ISO/IEC14443(类型-A)和ISO/IEC18000-3是类似于ISO/IEC15693标准的标准。ISO/IEC14443(类型-A)标准规定，100％调制所具有的幅度为初始幅度(信号没被调制的状态下的幅度)的5％或更小。
参考图8A来描述上述标准所定义的脉冲位置调制系统中的一个，其被称为4PPM(脉冲位置调制)。图8A示出了2比特数据“00”、“01”、“10”和“11”的载波波形，以及帧代码“SOF”和“EOF”的载波波形。位于黑色矩形部分之间的线示出了载波的脉冲调制位置，表示“00”、“01”、“10”、“11”、“SOF”和“EOF”的每个载波具有不同的脉冲调制位置。
表示“00”、“01”、“10”、“11”和“SOF”的每个载波的持续时间为75.2μs，表示“EOF”的载波的持续时间为37.76μs，以及每个载波的被调制部分的持续时间为9.44μs。帧代码“SOF”(帧开始)是一个表示帧开始的信号，而帧代码“EOF”(帧结束)是一个表示帧结束的信号。帧代码“SOF”是在表示“00”、“01”、“10”和“11”的每个载波之前被发送的信号，而帧代码“EOF”是在表示“00”、“01”、“10”和“11”的每个载波之后被发送的信号。
标记信号以及诸如命令等数据由上述脉冲位置调制系统进行编码，被编码的载波从读写器被发送给半导体器件。半导体器件解调从读写器接收的调制载波，并读取脉冲位置以获得数据。
参考图8B来描述获得半导体器件的数据的普通方法。这里由半导体器件获得的数据是以100％调制的载波，其表示“00”、“01”、“10”和“11”，并采用“SOF”作为开始信号。
半导体器件利用时钟信号来获得数据。这里时钟信号是与以100％调制的载波同步的信号，时钟信号周期的一半等于调制宽度。半导体器件具有一个计数器，用于利用时钟信号计数count 1和count 2的两个比特。假定“00”是“SOF”首次以100％调制时的定时，计数器重复地从“00”计数到“11”。以100％调制每个载波的定时对应于计数器值。因此，通过使用计数器值作为以100％调制载波的定时，半导体器件解调调制载波，并读出脉冲位置以获得数据。
当计数器计数“00”时，表示数据“00”的载波以100％被调制，而当计数器计数“01”时，表示数据“01”的载波以100％被调制(见图8B)。类似地，当计数器计数“10”时，表示数据“10”的载波以100％被调制，而当计数器计数“11”时，表示数据“11”的载波以100％被调制。因此，通过使用计数器值作为以100％调制每个载波的定时，半导体器件可以获得数据“00”、“01”、“10”和“11”。
如上所述，通过使用时钟信号和计数器，半导体器件解调调制载波和读出脉冲位置以获得数据。但是，半导体器件从天线接收的信号仅仅是一个载波和一个通过解调载波所获得的解调信号。所以有必要生成一个时钟信号来检测半导体器件中的脉冲位置。
为了在半导体器件中生成时钟信号，可以在半导体器件中提供一个PLL(锁相环)电路。PLL电路检测输入信号和输出信号之间的相差，并控制压控振荡器(VCO)以产生输出信号，使得可以获得一个频率与输入信号精确同步的输出信号。通过在半导体器件中提供PLL电路，可以获得一个与载波或解调信号同步的波形，以产生一个被用于内部工作的时钟信号。
发明公开半导体器件利用时钟信号和计数器从载波获得数据。但是，在从包括100％调制的载波中生成时钟信号时，其脉宽可能不是固定的，但可能部分地长于预定的宽度。参考图9和10来描述生成具有可变脉宽的时钟信号的仿真结果。在图9中，通过重复地把载波除以2来生成时钟信号。在图9和10中，“波形整形”表示通过对载波进行波形整形而获得的信号波形，而“除1”至“除7”表示通过重复地把载波除以2而获得的信号波形。
图10是图9的虚线部分400的放大视图。
在载波以100％被调制的周期(例如周期401)内，载波没有幅度，因此每个信号的幅度除以2并无变化(见图9和10)。同样，时钟信号在载波以100％被调制的周期(例如周期402)内没有幅度。因此时钟信号的脉宽不是固定的，而且部分地长于预定的宽度。当使用这种具有可变脉宽的时钟信号时，载波的被100％调制的位置不能精确地被读取，使得不可能精确地从载波获得数据。
鉴于以上方面，本发明提供一种半导体器件，其从载波产生一个具有固定脉宽的时钟信号。本发明还提供一种半导体器件，其能利用具有固定脉宽的时钟信号从载波精确地获得数据。
PLL电路通常是复杂的，大尺寸的，并消耗大功率；因此它不适合被结合在具有有限供电电源的半导体器件中。鉴于此，本发明提供一种具有较简单电路结构和较小尺寸的半导体器件，并消耗比PLL电路少的功率。
根据本发明，通过除一个包括100％调制的载波而获得的信号不被用作时钟信号，提供一个校正电路来利用解调信号和通过除一个包括100％调制的载波而获得的信号产生时钟信号。根据具有这种校正电路的发明，可以产生具有固定脉宽的时钟信号。
本发明的一种半导体器件包括用于除包括100％调制的载波的除法器电路；解调信号分离电路，用于利用从所述载波解调的解调信号产生多个解调信号；以及校正电路，用于利用来自于所述除法器电路的输出信号和从所述解调信号分离电路提供的多个解调信号产生时钟信号。
本发明的一种半导体器件包括用于除包括100％调制的载波的除法器电路；解调电路，用于利用所述载波产生解调信号；解调信号分离电路，用于利用所述解调信号产生多个解调信号；以及校正电路，用于利用来自于所述除法器电路的输出信号和从所述解调信号分离电路提供的多个解调信号产生时钟信号。
本发明的一种半导体器件包括用于除包括100％调制的载波的除法器电路；解调电路，用于利用所述载波产生第一解调信号；解调信号分离电路，用于从所述第一解调信号产生通过放大所述第一解调信号而获得的第二解调信号、通过从所述第一解调信号分离第一脉冲而获得的第三解调信号、和通过从所述第一解调信号分离除所述第一脉冲以外的脉冲而获得的第四解调信号；以及校正电路，用于利用来自于所述除法器电路的输出信号、所述第三解调信号和所述第四解调信号产生时钟信号。
本发明的一种半导体器件包括用于除包括100％调制的载波的除法器电路；解调电路，用于利用所述载波产生第一解调信号；解调信号分离电路，用于从所述第一解调信号产生通过放大所述第一解调信号而获得的第二解调信号、通过从所述第一解调信号分离第一脉冲而获得的第三解调信号、和通过从所述第一解调信号分离除所述第一脉冲以外的脉冲而获得的第四解调信号；解调信号产生电路，用于从所述第三解调信号和所述第四解调信号产生通过延迟所述第四解调信号而获得的第五解调信号；以及校正电路，用于利用来自于所述除法器电路的输出信号和所述第五解调信号产生时钟信号。
在具有上述结构的本发明半导体器件中，D型触发器可以被用于所述解调信号产生电路。多个D型触发器可以被用于所述除法器电路。多个D型触发器可以被用于所述除法器电路，以及最后一级D型触发器可以是具有异步负复位功能的D型触发器。EXNOR电路可以被用于所述校正电路。另外所述半导体器件可以具有一接收所述载波的天线和一谐振电容器。
100％调制意味着具有100％深度的调制。调制深度是幅度相对于有调制的幅度和无调制的幅度之间的平均值的变化率。当调制深度为100％时，幅度的变化率等于有调制的幅度和无调制的幅度之间的平均值。也就是说，100％的调制深度是具有解调的幅度为0时的状态。
本发明的半导体器件具有解调电路104，用于从包括100％调制的载波产生解调信号1；解调信号分离电路105，用于通过分离调制信号1产生解调信号2、解调信号3和解调信号4；除法器电路106，用于除包括100％调制的载波；校正电路230，用于利用来自于除法器电路106的输出信号和来自于解调信号分离电路105的输出信号产生时钟信号；天线100；以及谐振电容器101(见图1)。
根据本发明，半导体器件利用一个通过用除法器电路除一个载波而获得的信号和一个从解调信号分离电路输出的解调信号来产生时钟信号，由此可以生成一个具有固定脉宽的时钟信号。具有固定脉宽的时钟信号允许从载波精确地获得数据。另外，本发明的半导体器件比PLL电路具有更简单的电路结构和更小的尺寸；因此功耗可以被降低。
附图简述图1是示出本发明半导体器件的图示。
图2是示出本发明半导体器件的图示。
图3A和3B是时序图。
图4A和4B是示出校正电路的图示。
图5是示出仿真结果的图示。
图6是示出仿真结果的图示。
图7A和7B是分别示出包括100％调制的载波的波形和包括10％调制的载波的波形的图示。
图8A和8B是示出用于通过脉冲位置调制系统获得数据的方法的图示。
图9是示出仿真结果的图示。
图10是示出仿真结果的图示。
图11是示出半导体器件的通信步骤的图示。
图12A和12B是示出半导体器件应用的视图。
图13A-13E是示出半导体器件应用的视图。
实施本发明的最佳方式尽管本发明将通过参考附图用实施方式来描述，但应当理解各种更改和修正对于本领域技术人员而言将是明显的。因此，除非这些更改和修正脱离本发明的范围，否则它们应被解释为包括在本发明的范围之内。注意在本发明的以下说明中，在不同附图中用相同参考数字表示相同的部分。
实施方式1参考图2以及图3A和3B来描述半导体器件的结构及其工作。半导体器件具有天线100、谐振电容器101、电容器102和103、解调电路104、解调信号分离电路105、除法器电路106、解调信号产生电路229、校正电路230、缓冲器电路220、以及倒相器231(见图2)。
天线100和谐振电容器101接收从读写器发送的载波。所接收的载波通过电容器102、103和缓冲器电路220被输入到解调电路104和除法器电路106。载波具有短脉宽的波形(见图3A和3B的“载波”的波形)。图3B是图3A的虚线部分的放大视图。
解调电路104从包括100％调制的载波中产生解调信号1。解调电路104具有电容器204、电阻器241和242、以及电容器243。解调信号1包括多个脉冲，这里包括四个脉冲(见图3A的“解调信号1”的波形)。
解调信号分离电路105从解调信号1生成解调信号2、解调信号3和解调信号4。解调信号分离电路105具有缓冲器电路201、复位电路202、D型触发器204和206、AND电路205、倒相器207、NAND电路208和209、以及缓冲器电路210-212。缓冲器电路201和210-212被提供用来放大信号，它们在这里由两级的倒相器构成。复位电路202具有电阻器245和电容器246。D型触发器204和206是具有异步负置位功能的D型触发器，它们构成具有两级的2比特计数器。第一级D型触发器204的输出端QB被连接到第二级D型触发器206的CLK端。第二级D型触发器206的输出端QB被连接到第二级D型触发器206的输入端D。第一级D型触发器204的输出端QB和第二级D型触发器206的输出端Q被连接到AND电路205的输入端。AND电路205的输出端被连接到第一级D型触发器204的输入端D。
缓冲器电路201对从解调电路104输出的解调信号1进行整形，并把被整形的解调信号1输出给第一级D型触发器204的CLK端、倒相器207和缓冲器电路210。来自缓冲器电路201的输出信号由缓冲器电路210放大，并作为解调信号2被输出给除法器电路106。解调信号2是通过放大解调信号1所获得的信号，而且解调信号2在这里包括4个脉冲(见图3A的“解调信号2”的波形)。
NAND电路208的两个输入端中的一个被连接到第一级D型触发器204的输出端Q，另一个被连接到倒相器207。来自NAND电路208的输出信号通过缓冲器电路212放大，并作为解调信号3被输出给除法器电路106。解调信号3是通过从解调信号1仅分离第一脉冲而得到的信号，解调信号3包括一个脉冲(见图3A的“解调信号3”的波形)。
NAND电路209的两个输入端中的一个被连接到第一级D型触发器204的输出端QB，另一个被连接到倒相器207。来自NAND电路209的输出信号通过缓冲器电路211放大，并作为解调信号4被输出给除法器电路106。解调信号4是通过从解调信号1分离除第一脉冲之外的脉冲而得到的信号，解调信号4在这里包括3个脉冲(见图3A的“解调信号4”的波形)。
缓冲器电路220被提供用来对经电容器103输入的载波波形进行整形，其在这里由两级倒相器构成。
除法器电路106对包括100％调制的载波进行除法。除法器电路106的除法次数被确定使得时钟信号的半周期等于调制宽度。因此，除法器电路106具有n级触发器(也称除法器)，使得时钟信号的半周期等于以100％被调制的载波的解调宽度。在n级触发器的每个当中，被输入到输入端的信号频率被划分成一半以进行输出。根据通信系统的ISO/IEC15693标准，在13.56MHz载频时在脉冲位置调制中所采用的调制宽度被定义为约9.44μs。13.56MHz的半周期约为73.74ns；因此，脉冲位置调制中所采用的调制宽度是13.56MHz的半周期的256倍。当8级触发器被连续地连接时，可以获得与在脉冲位置调制中所采用的调制宽度一样宽的半脉冲。因此下面讲述除法器电路106具有8级触发器221-228的情况。
一个具有异步负置位功能的D型触发器被用于8级触发器221-228中的第一级触发器221到第七级触发器227，一个具有异步负复位功能的D型触发器被用于最后一级(第八级)触发器228。包括100％调制的载波被8级触发器221-228施加除法，它们的输出信号被提供给校正电路230。
被用于第一级触发器221到第七级触发器227的具有异步负置位功能的D型触发器具有一个CLK端、一个输入端D、一个输入端S、一个输出端Q和一个输出端QB。输出端QB输出一个来自于输出端QB的信号的倒相信号。每次当输入给CLK端的信号上升(或下降)时，该具有异步负置位功能的D型触发器便将输入端D的信号状态改变为输出状态。该D型触发器也具有以下功能当输入到输入端S的置位信号为低电平时，不管输入给CLK端的信号是否上升(或下降)，都把从输出端Q输出的信号设为高电平。触发器221-227采用解调信号2作为具有置位功能的信号；因此解调信号2被输入到触发器221-227的每个输入端S上。当解调信号2为低电平时，触发器221-227被置位，当解调信号2为高电平时该置位被释放。当置位被释放时，除法开始获得一个与100％调制的定时相同步的信号。
被用于最后一级(第八级)触发器228的具有异步负复位功能的D型触发器具有一个CLK端、一个输入端D、一个输入端R、一个输出端Q和一个输出端QB。该具有异步负复位功能的D型触发器具有一种异步复位功能，其与被输入给CLK端的信号的上升(或下降)不同步。该D型触发器也具有以下功能当输入到输入端R的复位信号为低电平时，不管输入给CLK端的信号是否上升(或下降)，都把从输出端Q输出的信号设为低电平。触发器228采用解调信号3作为具有复位功能的信号；因此解调信号3被输入到触发器228的输入端R上。当解调信号3为低电平时，触发器228被复位，当解调信号3为高电平时该复位被释放。当复位被释放时，除法开始获得一个与100％调制的第一脉冲的定时相同步的信号。
第一级触发器221到第七级触发器227中的每一个的输出端QB被连接到下一级触发器的CLK端上。从输出端Q和输出端QB输出的信号在输入给CLK端的CLK信号上升时被倒相。第八级触发器228的CLK端被连接到第七级触发器227的输出端QB上。校正电路230被提供在第八级触发器228的输出端QB和输入端D之间。
解调信号产生电路229具有一个D型触发器233。该D型触发器233在这里是一个具有异步负复位功能的D型触发器，其包括一个CLK端、一个输入端D、一个输入端S、一个输出端Q和一个输出端QB。D型触发器233的CLK端被连接到触发器221的输出端Q，以及解调信号4通过金属线113被输入到D型触发器233的输入端D，而解调信号3通过金属线112被输入到它的输入端S。从D型触发器233的输出端Q输出的信号作为解调信号5被输入给校正电路230。D型触发器233被提供用来产生通过延迟解调信号4而获得的解调信号5，并输出被延迟第一级触发器211的周期的解调信号5(见图3A的“解调信号5”的波形)。该结构允许半导体器件正常地操作。当使用通过把解调信号4延迟二倍于载波周期的周期而获得的解调信号5时，解调信号4在第八级触发器228的输出端QB的输出信号被倒相之后上升，这导致稳定的电路操作。注意解调信号产生电路220没有必要被提供，解调信号4可以直接被输入到校正电路230。
校正电路230具有输入端“输入”、输入端cont和输出端“输出”。校正电路230在与EXNOR电路相同的逻辑上操作，并在不同信号被输入给两个输入端时输出高电平信号，而在相同信号被输入给两个输入端时输出低电平信号。校正电路230的输入端被连接到第八级触发器228的输出端QB上。校正电路230的输入端cont被连接到金属线232上，并输入有解调信号5。校正电路230的输出端“输出”被连接到第八级触发器228的输入端D上。
校正电路230利用从D型触发器233提供的解调信号5和来自触发器228的输出端QB的输出信号来产生一个时钟信号。当载波以100％被调制时，来自最后一级触发器228的输出端QB的输出信号不变化，并且具有的脉宽长于预定的宽度(见图3A的“8级QB”的波形)；但是，当解调信号5为低电平时，校正电路230输出一个来自于触发器228的输出信号的倒相信号。从校正电路230的输出端“输出”输出的信号通过倒相器231倒相，且该倒相信号被用作时钟信号。根据这种结构，可以获得一个具有固定脉宽的时钟信号(见图3A的“时钟信号”的波形)。
如上所述，本发明的半导体器件利用一个通过用除法器电路除载波而获得的信号和一个从解调信号分离电路输出的解调信号来产生时钟信号，使得能够获得一个具有固定脉宽的时钟信号。采用具有固定脉宽的时钟信号可以从载波精确地获得数据。另外，本发明的半导体器件比PLL电路具有更简单的电路结构和更小的尺寸，由此可以降低功耗。
实施方式2在该实施方式中，参考图4A和4B来具体描述除法器电路106中的校正电路230的结构例子。
校正电路230具有输入端“输入”、输入端“cont”和输出端“输出”，以及还有倒相器300和301及NAND电路302-304(见图4A)。NAND电路302输出的是从输入端“输入”和输入端“cont”输入的信号的NAND逻辑。NAND电路303输出的是通过分别用倒相器300和301把从输入端“输入”和输入端“cont”输入的信号进行倒相而获得信号的NAND逻辑。NAND电路304输出的是来自NAND电路302和303的输出信号的NAND逻辑。来自NAND电路304的输出信号是从输出端“输出”输出的。
当控制信号(附图中用“cont”表示)为高电平时，校正电路230从输出端输出一个与输入信号(附图中用“输入”表示)相同的信号，而当控制信号cont为低电平时，从输出端输出一个输入信号“输入”的倒相信号(见图4B)。
因此，校正电路230的逻辑与EXNOR电路的逻辑相同。也就是说，如果一个输入信号被输入给EXNOR电路的输入端之一，控制信号被输入给另一个输入端，那么可以获得具有相同逻辑的输出。所以EXNOR电路可以被用作校正电路230。注意被用作校正电路230的EXNOR电路并不限于具有倒相器300和301以及NAND电路302-304的上述结构。在与EXNOR电路相同的逻辑上操作的各种结构可以适用于校正电路230。
实施例1参考图5和6来描述本发明的半导体器件的时钟信号生成的仿真结果，该图示出了每个信号的波形。图6是图5的虚线部分的放大视图。
在图5中，“载波”表示从读写器发送的载波的波形，而“解调信号1”示出通过解调载波所得到的信号的波形。“第八级CLK”示出了以下信号的波形，该信号是通过用触发器221-227除载波而获得的，并被输入到第八级触发器228的CLK端。“第八级QB”示出从第八级触发器228的输出端QB输出的信号波形。“解调信号5”示出通过从解调信号1中分离除第一脉冲之外的脉冲而获得的信号波形。“时钟信号”示出从除法器电路输出的时钟信号波形。
当载波以100％被调制时(例如在周期151内)，从第八级触发器228的输出端QB输出的信号(在附图中用“第八级QB”表示)在逻辑上不变化，并具有长于预定宽度的脉宽(例如在周期152内的波形)。但根据本发明，解调信号5被用于产生时钟信号，从第八级触发器228的输出端QB输出的信号在解调信号5为低电平时被倒相。然后，通过倒相整个信号获得时钟信号(通过“用解调信号5校正的第八级QB”表示)，所述整个信号从第八级触发器228的输出端QB输出并在解调信号5为低电平时被倒相。因此，当从第八级触发器228的输出端QB输出的信号(在附图中用“第八级QB”表示)在解调信号5的定时处被校正时，即便载波包括100％调制也能获得固定脉宽的时钟信号。
实施例2参考图11来描述本发明的半导体器件的结构。本发明的半导体器件119具有天线100、谐振电容器101、解调电路104、解调信号分离电路105、除法器电路106、校正电路230、控制电路116、调制电路117和存储器电路118。控制电路116具有控制其它电路的功能，并对应于一个CPU(中央处理单元)。调制电路117具有调制数据的功能。存储器电路118具有存储数据的功能。包括天线100、谐振电容器101、解调电路104、解调信号分离电路105和除法器电路106的电路120是个时钟信号产生电路，用于产生具有固定脉宽的时钟信号。半导体器件119无线地通过天线100与读写器121通信。
半导体器件119具有各种依赖于结构的优点，例如无线通信、写数据、格式化成各种形状、以及按照所选频率的宽方向性和识别范围。半导体器件119可以应用于能识别个人和物体的IC标签、贴于物体上的标签、在事件和游乐园中使用的表带等等。半导体器件119利用树脂可以在形状上变化，或直接贴到物体上。另外，半导体器件119可以被用于各种系统，例如支付系统和用于进入和离开房间的管理系统。
接下来讲述半导体器件119的实际用途的例子。读写器320被提供在具有显示部分321的便携式终端的一侧上，而半导体器件119被提供在物体322的一侧上(见图12A)。当读写器320被带到接近于含在物体322内的半导体器件119时，在显示部分321上就显示关于物体322的数据，例如成分、原产地、每个制造步骤中的测试结果、分发过程的历史、以及物体的解释。另外，当物体被承载在传送带上时，物体326可以利用读写器324和半导体器件119进行测试(见图12B)。通过由此把本发明的半导体器件119应用于该系统，可以容易地获得数据，并且可以实现具有高附加值的高性能系统。该实施例可以结合上述实施方式中的任意实施方式来实施。
下面简单地讲述本发明半导体器件119的应用。半导体器件119可以例如被结合到以下物品中票据、硬币、有价证券、不记名债券、证件(驾照、居住证等，见图13A)，用于包装物体的容器(包装纸、瓶等，见图13B)，诸如DVD、CD和视频磁带的记录介质(见图13C)，诸如汽车、自行车和脚踏车等车辆(见图13D)，诸如袋子、眼镜等随身物品(见图13E)，食品，衣服，生活用品，电子设备等等。电子设备包括液晶显示装置、EL显示装置、电视机(也简称为电视或电视接收器)、移动电话等等。
半导体器件119可以被附加到物体表面上，或结合到物体内被固定。例如，半导体器件119可以被结合到书的纸张内、或包装的有机树脂内。当半导体器件119被结合到票据、硬币、有价证券、不记名债券、证件等等之中时，可以防止忘记它们。当半导体器件119被结合到用于包装物体的容器、记录介质、随身物品、食品、衣服、生活用品、电子设备等之中时，可以更有效地执行测试系统、租用系统等等。半导体器件119也防止车辆被忘记或盗窃。另外，当半导体器件119被植入诸如动物等生物中时，可以容易地识别每个生物。例如，如果半导体器件119被植入诸如国内动物等生物时，可以容易地识别它们的出生年份、性别、品种等等。
如上所述，本发明的半导体器件119可以被结合到任何物体(包括生物)之中。该实施例可以结合上述实施方式中的任何实施方式进行实施。
权利要求
1.一种半导体器件，包括用于除载波的除法器电路，所述载波包括ISO/IEC 15963定义的100％调制、ISO/IEC 14443(类型-A)定义的100％调制、ISO/IEC 18000-3定义的100％调制、或具有幅度5％或在信号未被调制的状态下具有更少幅度的调制；解调信号分离电路，用于利用从所述载波解调的解调信号产生多个解调信号；以及校正电路，用于利用来自于所述除法器电路的输出信号和从所述解调信号分离电路提供的多个解调信号产生时钟信号。
2.一种半导体器件，包括用于除载波的除法器电路，所述载波包括ISO/IEC 15963定义的100％调制、ISO/IEC 14443(类型-A)定义的100％调制、ISO/IEC 18000-3定义的100％调制、或具有幅度5％或在信号未被调制的状态下具有更少幅度的调制；解调电路，用于利用所述载波产生解调信号；解调信号分离电路，用于利用所述解调信号产生多个解调信号；以及校正电路，用于利用来自于所述除法器电路的输出信号和从所述解调信号分离电路提供的多个解调信号产生时钟信号。
3.一种半导体器件，包括用于除载波的除法器电路，所述载波包括ISO/IEC 15963定义的100％调制、ISO/IEC 14443(类型-A)定义的100％调制、ISO/IEC 18000-3定义的100％调制、或具有幅度5％或在信号未被调制的状态下具有更少幅度的调制；解调电路，用于利用所述载波产生第一解调信号；解调信号分离电路，用于从所述第一解调信号产生通过放大所述第一解调信号而获得的第二解调信号、通过从所述第一解调信号只分离第一脉冲而获得的第三解调信号、和通过从所述第一解调信号分离除所述第一脉冲以外的脉冲而获得的第四解调信号；以及校正电路，用于利用来自于所述除法器电路的输出信号、所述第三解调信号和所述第四解调信号产生时钟信号。
4.一种半导体器件，包括用于除载波的除法器电路，所述载波包括ISO/IEC 15963定义的100％调制、ISO/IEC 14443(类型-A)定义的100％调制、ISO/IEC 18000-3定义的100％调制、或具有幅度5％或在信号未被调制的状态下具有更少幅度的调制；解调电路，用于利用所述载波产生第一解调信号；解调信号分离电路，用于从所述第一解调信号产生通过放大所述第一解调信号而获得的第二解调信号、通过从所述第一解调信号只分离第一脉冲而获得的第三解调信号、和通过从所述第一解调信号分离除所述第一脉冲以外的脉冲而获得的第四解调信号；解调信号产生电路，用于从所述第三解调信号和所述第四解调信号产生通过延迟所述第四解调信号而获得的第五解调信号；以及校正电路，用于利用来自于所述除法器电路的输出信号和所述第五解调信号产生时钟信号。
5.如权利要求4所述的半导体器件，其中D型触发器被用于所述解调信号产生电路。
6.如权利要求1所述的半导体器件，其中多个D型触发器被用于所述除法器电路。
7.如权利要求1所述的半导体器件，其中多个D型触发器被用于所述除法器电路；以及其中最后一级D型触发器是具有异步负复位功能的D型触发器。
8.如权利要求1所述的半导体器件，其中EXNOR电路被用于所述校正电路。
9.如权利要求1所述的半导体器件，其中提供一接收所述载波的天线和一谐振电容器。
10.如权利要求2所述的半导体器件，其中多个D型触发器被用于所述除法器电路。
11.如权利要求2所述的半导体器件，其中多个D型触发器被用于所述除法器电路；以及其中最后一级D型触发器是具有异步负复位功能的D型触发器。
12.如权利要求2所述的半导体器件，其中EXNOR电路被用于所述校正电路。
13.如权利要求2所述的半导体器件，其中提供一接收所述载波的天线和一谐振电容器。
14.如权利要求3所述的半导体器件，其中多个D型触发器被用于所述除法器电路。
15.如权利要求3所述的半导体器件，其中多个D型触发器被用于所述除法器电路；以及其中最后一级D型触发器是具有异步负复位功能的D型触发器。
16.如权利要求3所述的半导体器件，其中EXNOR电路被用于所述校正电路。
17.如权利要求3所述的半导体器件，其中提供一接收所述载波的天线和一谐振电容器。
18.如权利要求4所述的半导体器件，其中多个D型触发器被用于所述除法器电路。
19.如权利要求4所述的半导体器件，其中多个D型触发器被用于所述除法器电路；以及其中最后一级D型触发器是具有异步负复位功能的D型触发器。
20.如权利要求4所述的半导体器件，其中EXNOR电路被用于所述校正电路。
21.如权利要求4所述的半导体器件，其中提供一接收所述载波的天线和一谐振电容器。
全文摘要
本发明提供一种半导体器件，其从载波产生一个具有固定脉宽的时钟信号。本发明还提供一种半导体器件，在那里利用具有固定脉宽的时钟信号可以从载波精确地获得数据。另外本发明还提供一种半导体器件，其具有较简单的电路结构和较小的尺寸，并比PLL电路消耗更少的功率。根据本发明，通过除一个包括100％调制的载波而获得的信号不被用作时钟信号，校正电路被用来利用解调信号和通过除所述包括100％调制的载波而获得的信号产生时钟信号。根据具有这种结构的发明，可以产生具有固定脉宽的时钟信号。
文档编号G06K17/00GK101036360SQ20058003416
公开日2007年9月12日 申请日期2005年10月5日 优先权日2004年10月7日
发明者热海知昭 申请人:株式会社半导体能源研究所