专利名称：嵌入式系统及其接口装置与非易失性存储器的更新方法
技术领域：
本发明涉及嵌入式系统，特别涉及对嵌入式系统的非易失性存储器进行 初始化或读写数据操作的装置和方法。
背景技术：
在一个具有非易失性存储器(non-volatile memory),例如为快闪存储器 (flashmemory)的嵌入式系统(embeddedsystem)中，在其系统正常的工作状态 下，此非易失性存储器需要有一个正确的初始值，以便于使用者可以正确地 读写此非易失性存储器内的数据。其中，此正确的初始值是在量产过程中就 已写入于非易失性存储器内的 一初始化程序代码。
一般而言，当非易失性存储器不具有正确的初始化程序代码，并于此时 需读写数据到此非易失性存储器时，以现今所提供的技术而言，大致可分为两种技术手段用于跟嵌入式系统内的存储器控制模块沟通，然后才能对此非 易失性存储器执行读写数据的操作。其中，第一种技术手段是使用主动通讯 方式，例如利用仿真器(In-Circuit Emulation, ICE)来实行，而第二种技术手 段为使用4皮动通讯方式，例如利用串行接口 RS-232来实行。
图1所示为已知的在非易失性存储器不具有正确的初始化程序代码时， 使用主动通讯方式来读写数据到非易失性存储器的嵌入式系统的框图。请参 照图1,对于此第一种技术手段而言，其是利用仿真器(ICE)101来完全控制 嵌入式系统100内的微处理器103，并由存储器控制模块105提供一固定程 序代码(也就是非易失性存储器所需的初始化程序代码)以供微处理器103执 行，接着再通过总线107传输数据至非易失性存储器控制器109转换后，才能对非易失性存储器111执行读写数据的操作。
图2所示为已知的在非易失性存储器不具有正确的初始化程序代码时， 通过使用被动通讯方式来读写数据到非易失性存储器的嵌入式系统的框图。请参照图2,对于此第二种技术手段而言，其是通过将存储器控制模块207 内的一初始化程序代码通过非易失性存储器控制器203的转换后，利用总线 205传输并储存于非易失性存储器控制器203中，接着再由微处理器209执 行此初始化程序代码后，以处理外部电脑主机211通过串行接口 213对非易 失性存储器201下达读写数据的操作指令。
然而，值得一提的是，在第一种技术手段所使用的仿真器(ICE)并不是 每一个嵌入式系统都会具备，所以如果使用者要利用此技术手段时，就必需 增设仿真器及其仿真器接口(也就是ICE的硬件控制模块)，因此对某些设计 理念而言，其并不符合设计成本的需求。此外，假若使用者要使用第二种技 术手段时，则需要在嵌入式系统的微处理器执行初始化程序代码后，使用者 才能对非易失性存储器执行读写数据的操作，但在量产非易失性存储器的过 程中，如生产过程中机板上的非易失存储器尚未写入数据时，其内部的初始 化程序代码是不存在的，所以此时运用此技术手段，无法达成预期的效果。
发明内容
有鉴于此，本发明的目的就是提供了 一种接口装置及其所应用的嵌入式 系统，其通过在具有通用串行总线接口的嵌入式系统加入指令解释器，以达 到不需通过嵌入式系统的微处理器，即能直接对嵌入式系统的非易失性存储 器执行初始化及读写数据的操作。
本发明的另一目的就是提供一种非易失性存储器的更新方法，其通过直 接解释外部装置所下达的特定格式指令，以对嵌入式系统的非易失性存储器
执行初始化或读写数据的操作。
基于上述及其他目的，本发明所提供的接口装置适用于嵌入式系统，且 此嵌入式系统具有一非易失性存储器，而本发明的接口装置包括通用串行总 线物理层、指令解释器，以及总线主控制器。其中，通用串行总线物理层是 用于接收外部装置所提供的通用串行总线时序信号，并将其转换后输出特定 格式指令。指令解释器是用于直接解释通用串行总线物理层所输出的特定格 式指令，并产生操作信号。总线主控制器是用于依据指令解释器所输出的操 作信号，并通过总线以对嵌入式系统的非易失性存储器进行初始化或读写数
据的操作。
从另一观点来看，本发明提供一种嵌入式系统，其包括非易失性存储器 与接口装置，其中此接口装置是用于接收解释外部装置所下达的特定格式指 令，并据以对非易失性存储器进行初始化或读写数据的操作。
在本发明一实施例中，上述嵌入式系统的接口装置包括通用串行总线物 理层、指令解释器，以及总线主控制器。其中，通用串行总线物理层是用于 接收外部装置所提供的通用串行总线时序信号，并将其转换后输出特定格式 指令。指令解释器是用于直接解释通用串行总线物理层所输出的特定格式指 令，并据以产生操作信号。总线主控制器是用于依据指令解释器所输出的操 作信号，并通过总线以对非易失性存储器进行初始化或读写数据的操作。
再从另一观点来看，本发明提供一种非易失性存储器的更新方法，其适
用于具有通用串行总线功能的嵌入式系统，而此更新方法包括下列步骤首 先，a.接收外部装置所下达的特定格式指令。接着，b.直接解释上述特定格 式指令后，而据以对非易失性存储器进行初始化或读写数据的搡作。
在本发明一实施例中，在上述步骤a中还包括a-l.转换外部装置所提供 的通用串行总线时序信号，而产生上述特定格式指令。
在本发明一实施例中，在上迷步骤b中还包括b-l.依据上述特定格式指 令而产生一操作信号。接着，b-2.依据上述操作信号以对非易失性存储器进 行初始化或读写数据的操作。
本发明所提供的接口装置，其可以适用于具有通用串行总线接口与非易 失性存储器的嵌入式系统中，因为此接口装置是通过指令解释器以直接解释 通用串行总线物理层所转换过后的外部装置的特定格式指令，故不需再通过 嵌入式系统的微处理器的处理，即可以达到直接对嵌入式系统的非易失性存 储器进行初始化或读写数据的操作。除此之外，本发明所提供的非易失性存 储器的更新方法，其是通过直接解释外部装置所下达的特定格式指令后，并 据以对非易失性存储器进行初始化或读写数据的操作，由此以达到直接对非 易失性存储器做更新的操作。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。
图1为已知的在非易失性存储器不具有正确的初始化程序代码时，使用
主动通讯方式来读写数据到非易失性存储器的嵌入式系统的框图2为已知的在非易失性存储器不具有正确的初始化程序代码时，使用 被动通讯方式来读写数据到非易失性存储器的嵌入式系统的框图3为依照本发明较佳实施例的嵌入式系统框图4为依照本发明较佳实施例的非易失性存储器的更新方法的流程图。
具体实施例方式
图3所示为依照本发明较佳实施例的嵌入式系统300的框图。请参照图 3，本实施例的嵌入式系统300包括外部装置301、接口装置303、总线305、 微处理器(micro-controller) 307、非易失性存储器控制器(non-volatile memory controller) 309,以及非易失性存储器(non-volatile memory) 311。其中，接口 装置303包括通用串行总线物理层(USB device / PHY) 303a、指令解释器 303b,以及总线主控制器(bus master) 303c。
于本实施例中，外部装置301例如可以为电脑主机(PC host)或通用串行 总线控制器(USB controller),而非易失性存储器311例如可以为快闪存储器 (flash memory),故非易失性存储器控制器309即为快闪存储器控制器(flash memory controller),但并不限制其为此，使用者可视实际需求，以不同非易 失性存储器来实行。
于本实施例中，当接口装置303的通用串行总线物理层303a接收外部 装置301所提供的通用串行总线时序信号USBCS后，会将其转换以输出特 定格式指令SFC。接着，由指令解释器303b解释此特定格式指令SFC，并 据以产生一操作信号OS。之后，总线主控制器303c再依据此操作信号OS 而主导总线305的行为，并通过总线305将其信号内容提供至非易失性存储 器控制器309转换，根据信号内容，进而对非易失性存储器311执行初始化(initialize)或读写数据的搡作(执行初始化之后，就可以执行正常的读写操作)。
故依据上述内容可知，本实施例的接口装置303在运作时，并不需要通过微处理器307的管理，即可直接对非易失性存储器311执行初始化或读写 数据的操作，其是因为接口装置303内的指令解释器303b已代替原先微处 理器307所需执行的工作，故此时仅需由外部装置301通过通用串行总线物 理层303a下达指令(也就是特定格式指令SFC)至指令解释器303b解释，再 据以控制总线主控制器303c以主导总线305的行为后，即可直接控制非易失性存储器控制器309，而对非易失性存储器311初始化或读写数据。
此外，值得一提的是，当接口装置303运作完毕后，嵌入式系统300将会回到正常的工作模式，也就是由微处理器307接续管理嵌入式系统300的 整体运作方式，而此时通用串行总线物理层303a就可以提供对其他通用串行总线主控制器或通用串行总线装置的存取搡作。
图4所示为依照本发明较佳实施例的非易失性存储器的更新方法。请参照图4,本实施例的非易失性存储器(例如可以为快闪存储器)的更新方法适 用于具有通用串行总线功能的嵌入式系统，而此更新方法包括下列步骤首先，于步骤S401中，接收外部装置(例如可以为电脑主机或通用串行总线主控制器)所下达的特定格式指令，其中上述的特定格式指令是通过转换外部装置所提供的通用串行总线时序信号所产生的。
接着，在步骤S403中，直接解释上述特定格式指令后，而据以对非易失性存储器进行初始化或读写数据的搡作。于此步骤中，解释特定格式指令后会产生一操作信号，而此操作信号是用于对非易失性存储器进行初始化或 读写数据的操作。
在本实施例中，当上述步骤S403执行完毕后，也就是对非易失性存储器进行初始化或读写数据的操作结束后，嵌入式系统的微处理器会接续管理嵌入式系统的整体运作方式。
综上所述，本发明是提供一种接口装置，其适用于具有通用串行总线(USB)接口与非易失性存储器的嵌入式系统中。本发明的接口装置因为通过指令解释器解释外部装置所下达的指令，故不需再通过嵌入式系统的微处理
器的处理，即可直接对非易失性存储器执行初始化或读写数据的操作，由此 得以解决先前技术所碰到的技术瓶颈。除此之外，本发明所提供的非易失性 存储器的更新方法是通过直接解释外部装置所下达的特定格式指令后，据以 对非易失性存储器进行初始化或读写数据的操作，由此以达到直接对非易失 性存储器做更新的动作。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何 本领域技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰， 因此本发明的保护范围当视后附权利要求所界定者为准。
权利要求
1. 一种接口装置，其适于一嵌入式系统，该嵌入式系统具有一非易失性存储器，而该接口装置包括一通用串行总线物理层，用以接收一外部装置所提供的一通用串行总线时序信号，并将前述通用串行总线时序信号转换后产生一特定格式指令；一指令解释器，耦接该通用串行总线物理层，用以直接解释该特定格式指令，并据以产生一操作信号；以及一总线主控制器，耦接该指令解释器，用以依据该操作信号，并通过一总线以对该非易失性存储器进行初始化或读写数据的操作。
2、 如权利要求1所述的接口装置，在该嵌入式系统中，还包括一非易 失性存储器控制器，耦接于该总线与该非易失性存储器之间，用以转换该总 线上的数据，并据以初始化或读写数据于该非易失性存储器。
3、 如权利要求1所述的接口装置，其中该外部装置为电脑主机或通用 串行总线主控制器。
4、 如权利要求1所述的接口装置，其中该非易失性存储器为一快闪存 储器。
5、 一种嵌入式系统，包括 一非易失性存储器； 一外部装置；以及一接口装置，耦接该非易失性存储器，用以直接解释该外部装置所下达 的一特定格式指令，并据以对该非易失性存储器进行初始化或读写数据的操 作。
6、 如权利要求5所述的嵌入式系统，其中该接口装置包括一通用串行总线物理层，用以接收该外部装置所提供的一通用串行总线 时序信号，并将前述通用串行总线时序信号转换后产生该特定格式指令；一指令解释器，耦接该通用串行总线物理层，用以直接解释该特定格式 指令，并据以产生一操作信号；以及 一总线主控制器，耦接该指令解释器，用以依据该操作信号，并通过一 总线以对该非易失性存储器进行初始化或读写数据的搡作。
7、 如权利要求5所述的嵌入式系统，还包括一非易失性存储器控制器， 耦接于该总线与该非易失性存储器之间，用以转换该总线上的数据，并据以 初始化或读写数据于该非易失性存储器。
8、 如权利要求5所述的嵌入式系统，还包括一微处理器，其是用以当 该接口装置运作完毕后，以接续管理该嵌入式系统的整体运作方式。
9、 如权利要求5所述的嵌入式系统，其中该外部装置为电脑主机或通 用串行总线主控制器。
10、 一种非易失性存储器的更新方法，其适用于具有通用串行总线功能 的一嵌入式系统，而该更新方法包括下列步骤a. 接收一外部装置所下达的一特定格式指令；以及b. 直接解释该特定格式指令后，而据以对该非易失性存储器进行初始化 或读写数据的操作。
11、 如权利要求10所述的非易失性存储器的更新方法，其中在步骤a 中还包括a-l.转换该外部装置所提供的一通用串行总线时序信号，而产生该特定 格式指令。
12、 如权利要求10所述的非易失性存储器的更新方法，其中在步骤b 中还包括b-l.依据该特定格式指令而产生一操作信号；以及 b-2.依据该操作信号以对该非易失性存储器进行初始化或读写数据的操作。
13、 如权利要求IO所述的非易失性存储器的更新方法，其中在该步骤 b执行结束后，该嵌入式系统的一微处理器接续管理该嵌入式系统的整体运 作方式。
14、 如权利要求10所述的非易失性存储器的更新方法，其中该外部装 置为电脑主机或通用串行总线主控制器。
全文摘要
一种接口装置与非易失性存储器的更新方法，本发明的接口装置可以适用于具有通用串行总线接口与非易失性存储器的嵌入式系统中，因为此接口装置是通过指令解释器以直接解释通用串行总线物理层所转换过后的外部装置的特定格式指令，故不需再通过嵌入式系统微处理器的处理，即可达到直接对嵌入式系统的非易失性存储器执行初始化或读写数据的动作。
文档编号G06F13/12GK101206620SQ20061017024
公开日2008年6月25日 申请日期2006年12月21日 优先权日2006年12月21日
发明者杨颖智 申请人:凌阳科技股份有限公司