非易失性存储器的菊花链布置的制作方法

专利名称：非易失性存储器的菊花链布置的制作方法
200780010648.5
说明书
第1/14页
非易失性存储器的菊花链布置
背景技术：
0001对于诸如闪存卡、数字音视频播放器、手机、USB闪烁驱动 器和用于替代HDD的固态盘的消费者应用和移动存储应用，闪烁存储是 一项关键的使能技术。随着高密度存储需求的增长，闪烁存储解决方案持 续发展以提供产品的更高密度和更低成本。
0002两种常见的闪烁存储解决方案为或非闪烁和与非闪烁。或非 闪烁典型地具有较长的擦除和写入时间，但具有全地址和数据接口，从而 允许随机存取任意位置。存储器单元可以接近可比的与非闪烁单元的尺寸 的两倍。或非闪烁最适用于要求代码存储的随机存取能力的应用。相反， 与非闪烁相对于或非闪烁典型地具有更快速的擦除和写入时间、更高的密 度和每位更低的成本；但其1/0接口仅允许顺序存取数据，其适于诸如音 乐文件和图片文件的数据存储应用。
0003因为多种应用要求对数据的快速、随机存取能力，所以已经 结合或非和与非闪烁存储器的优点来开发产品。这样的一种解决方案为具 有在单个集成电路(IC)上的嵌入闪烁控制器的与非闪烁存储器。此设备 使用与非闪烁阵列以减小的成本与尺寸高速存储数据。此外，控制逻辑响 应于外部命令存取和写入闪烁阵列，相比于传统或非闪烁设备的接口，提
供具有更高数据存取能力的接口。因此，具有嵌入闪烁控制器的与非闪烁 存储器结合了与非闪烁的速度和效率以及或非闪烁的存取能力。

发明内容
0004具有嵌入存储器控制器的闪烁存储器设备存在多种缺陷。在 此种设备中，多个元件被组合在单个硅管芯上。典型地，单个管芯中的存 储器容量由工艺技术决定，特别是由最小特征尺寸决定。为了增加使用同 样工艺技术的存储器容量， 一般使用多芯片封装(MCP)。例如，可以在 同一封装中集成两个或者四个芯片来提高存储器容量。
0005用于控制存取包含在芯片中的存储器阵列的嵌入控制器典型 地将芯片尺寸增加15%到30%。如果在封装中集成多个设备来提高存储器容量，由于控制器电路在多个设备的每一个上重复，则和存储器控制器电 路相关的尺寸开销将变得相当显著。此外，晶片成品率(晶片上生产的可 用芯片的数量)趋向于是芯片尺寸的函数。 一个或者多个嵌入控制器所需 的附加空间增加了芯片尺寸，并且因此可以导致总的晶片成品率的下降。
0006具有嵌入控制器的闪烁存储器的增加的复杂性也可以在产品 多样化、开发时间和成本以及设备性能上具有有害影响。相对于分立的闪 烁存储器，此设备需要更复杂的电路布局，导致更长的开发周期。此外， 由于对设计的修改必须适应于整个芯片，因而也妨碍了产品的重新设计。 此设计还可导致性能降低。例如，典型的闪烁存储器要求高压晶体管来容 许编程和擦除操作。存储器控制器获益于使用高速晶体管，但是，在单个 管芯上实现高压和高速晶体管显著地增加了制造成本。因此，嵌入控制器 可以替代使用闪烁存储器所需的高压晶体管，从而降低了控制器的性能。
0007本发明的实施例提供一种存储器系统，该系统克服了与嵌入 闪烁存储器和其它设备相关的一些缺陷。所述存储器系统包括以菊花链级 联布置的多个非易失性存储器设备，由存储器控制器设备通过经所述菊花 链级联发送的命令控制。存储器控制器设备和外部系统接口，并且通过经 所述菊花链级联布置的通信来控制存储器设备的读、写和其它操作。在此 配置中，所述通信由第一存储器设备接收，并且同任意响应通信一起传递 给第二存储器设备。在所述菊花链级联中对于所有存储器设备重复此过 程，从而允许所述存储器控制器控制所述菊花链级联中的所述存储器设 备。
0008所述存储器系统的其它实施例可以在诸如系统级封装(SIP) 外壳的公共支持组件中实现，所述外壳容纳存储器控制器和存储器设备。 SIP为单个封装或者模块，包括多个集成电路(芯片)。此处所述的实施例 中，SIP中的闪烁存储器控制器被配置用于与外部系统以及所述SIP中的 多个存储器设备接口。可选地，所述存储器系统可以在诸如电路板的其它 单个形状因素(form-factor)设备中实现。
0009本发明的其它实施例包括单向菊花4连级联，通过所述单向菊 花链级联，命令和存储数据从控制器单向经存储器设备链发送，并且从菊 花链级联中的最后设备返回到控制器。单向级联包括传输与控制操作相关 的信号的第 一 信号路径和传输响应所述控制操作的由多个非易失性存储 器设备产生的信号的第二信号路径。可以实现双向菊花链级联，其中，命令和存储器数据以单个方向经所述存储器设备发送，以相反方向经所述设 备返回到控制器。双向菊花链级联还可以包括^皮配置用于通过所述级联以 双向传输信号的链接。命令以及识别特定存储器设备的地址域可以以串行 模式经菊花链级联发送。在串行配置中，命令、数据和地址信号可以由公 共信号路径传输。
0010本发明的实施例可以作为闪烁存储器系统来实现，其中，所述
存储器设备包括闪烁存储器。所述存储器控制器可以执行闪烁控制操作，诸 如擦除闪烁存储器的块、编程页面和读取页面。存储器控制器可以包括控制 逻辑来提供逻辑地址到每一存储器设备的物理地址的映射。所提供的映射也 可以包括操作来提供存储器设备的损耗平衡。存储器控制器也可以通过或非 或者其它接口与外部系统通信，并且通过非易失性存储器接口控制多个与非 存储器设备。所述存储器控制器设备也可以包括存储器阵列，从而作为主闪 烁存储器运行。
0011经所述菊花链级联发送的命令和数据可以伴以相应于多个存储
器设备的其中一个的地址。每一个设备通过对所述地址与创建在所述设备上
的设备ID比较，以识别所述命令。在接收所述命令之前，所述存储器设备 可以响应于经所述菊花链级联发送的相关信号产生设备ID。


0012参照附图描述，通过下面的对本发明的示例性实施例的更详细 说明，前述内容将更为清楚，附图中，相同标记指代遍及不同图中的相同部 分。这些图并非按比例绘制，而是将重点放在说明本发明的实施例。
图1为现有技术中的具有嵌入闪烁控制器的存储器设备的框图2为系统级封装(SIP)外壳中的存储器系统的框图，所述存储器系 统具有被配置在单向菊花链级联中的多个存储器设备；
图3为系统级封装(SIP)外壳中的存储器系统的框图，所述存储器系 统具有被配置在双向菊花链级联中的多个存储器设备；
图4A为闪烁存储器控制器的框图4B为具有CPU的闪烁存储器控制器的框图5为SIP的框图，所述SIP包括单向菊花链级联配置的主闪烁存储器 和多个存储器设备；
图6为SIP的框图，所述SIP包括双向菊花链级联配置的主闪烁存储器和多个存储器设备；
图7为在SIP布局中实现的存储器系统的框图8为SIP外壳中的存储器系统的框图，所述存储器系统具有被配置在 包括多个连接的单向菊花链级联中的多个存储器设备；
图9为SIP外壳中的存储器系统的框图，所述存储器系统具有被配置在 共享公共端口的双向菊花链级联中的多个存储器设备。
具体实施例方式
0013以下对本发明的示例性实施例进行描述。
00"图1示出具有闪烁存储器135和嵌入在单个集成电路中的控制 逻辑的集成闪烁设备100。所述控制逻辑包括用于和外部系统通信的主机接 口 110、存储器緩沖器115、状态机125、内部寄存器120和纠错逻辑130, 所述状态机125和所述存储器135接口。例如，在读取操作中，内部寄存器 120接收来自主机接口 110的命令和地址li据。状态机125接收此数据并且 根据此读取操作存取所述闪烁存储器135。状态机125接收来自闪烁存储器 135的顺序数据，由此获得所请求的数据。在由纠错逻辑130验证之后，所 请求的数据被发送给存储器緩沖器115用于发送到外部系统。具有嵌入的控 制器的闪烁存储器设备的操作中的其它细节在三星电子公司2005年12月23
日公布的"OneNAND Specification" 1.2版中描述。
0015图2的框图示出系统级封装(SIP)外壳210中的存储器系统 200，所述存储器系统200具有被配置在菊花链级联布置中的多个存储器设 备230a-n。 SIP为包括多个集成电路(芯片)的单个封装或者模块。SIP可 以被设计为作为一个独立系统或者系统元件来运行，执行诸如移动电话、个 人计算机或者数字音乐播放器的电子系统的许多或者全部功能。芯片在封装 或者模块内部可以互相垂直堆叠或者彼此并排水平放置。芯片典型地由封入 封装中的导线相连接。选择地，芯片可以使用焊料块来连接，用于以"倒装 芯片"技术将它们结合在一起。
0016SIP可以包括安装在同一衬底上的数个电路元件和无源元件。 例如，SIP可以包括在专用集成电路(ASIC)中实现的处理器、在分立电路 管芯中实现的存储器和与所述电路相关的电阻器和电容器。元件的这样組合 使得可以在单个封装中建立完整功能单元，避免增加多个外部元件来产生功 能系统的必要。使用SIP设备的设计，由于其降低了 SIP外部的系统的复杂性，特别有用于诸如膝上计算机、MP3播放器和移动电话的空间受限环境中。0017图2所示的闪烁存储器系统200在SIP外壳210中实现，并且 包括闪烁存储器控制器22Q和多个闪烁存储器设备230a-n。根据SIP结构， 闪烁存储器控制器220和闪烁存储器设备230a-n在分立电路管芯(芯片) 中实现，并且根据所述设计通过例如封装中封入的导线或者通过倒装芯片连 接点相连。闪烁控制器220通过系统接口和诸如计算机系统的外部系统(未 示出)通信。系统接口提供闪烁控制器220和外部系统之间的多个信号路径， 所述信号路径发送和接收存储器数据、命令、时钟信号和与控制存储器系统 200相关的其它信号。
0018响应于与外部系统或者其它指令的通信，闪烁控制器220可以 与以单向菊花链级联布置的一个或者多个闪烁存储器设备230a-n通信。在
单向菊花链级联配置中，菊花链级联中的每一设备将所接收到的信号和所产 生的信号一起发送到后续设备，从而通过这些设备提供单个通信路径235。 信号路径235包括设备间的多个链接235a-n，并且因此表示单个来自闪烁控 制器220并通过菊花链级联中的闪烁存储器设备230a-n，返回闪烁控制器 220的单向通信流。此外，链接235a-n可以是双向的，连接各个设备的驱动 器和接收器电路。
0019在此例中，闪烁控制器220通过信号路径235a发送命令和数 据信号到菊花链级联中的第一闪烁存储器设备230a ("闪烁存储器A，，)。闪 烁存储器230a根据所接收的命令响应，所述响应可以包括获取存储的数据、 写入数据或者执行其它操作。闪烁存储器230a随后输出和响应相关的任意 数据以及接收的命令到下一个存储器设备230b。相反，如果所接收的命令没 有寻址到闪烁存储器23Oa，设备23Oa输出所接收的命令而不执行其它操作。 闪烁存储器230a可以通过将同所述命令相关的地址域与存储在存储器230a 的设备识别符进行比较来确定所述命令是否寻址到它。
0020闪烁存储器230b接收来自存储器230a的命令以及存储器230a 产生的任意数据。如同在先存储器230a那样，闪烁存储器230b响应于寻 址到其的任意命令，并且输出命令及任何产生的数据到下一设备230c。在 信号路径235中对于所有设备重复此连续的通信，直到命令被最后的闪烁 存储器230n接收。闪烁存储器230n根据命令响应，并且通过信号路径235n 输出命令和存储器设备230a-n产生的任何数据到闪烁控制器220。结果， 存储器系统200的通信通过信号路径235被发送到菊花链级联中的所有设备。信号路径235可以包括设备间的一个或者多个引脚或者导线连接，并 且可以串行或者并行传输信号。参见美国专利申请NO. 11/324， 023 ("Multiple Independent Serial Link Memory (多个独立串行链接存储 器)，，)、美国专利申请N0. 11/495, 278( "Daisy Chain Cascading Devices (菊 花链级联i殳备)，，)、美国专利申请NO. 11/521, 734 ("Asynchronous ID Generation(异步ID生成)")和美国临时申请NO. 60/802， 645 ("Serial Interconnection of Memory Devices (存储器设备的串行互联)，，)，获取关 于存储器设备的串行通信和菊花链级联配置的示例性技术。以上申请的全 部教导在此处通过引用，就像全部阐明那样被包括在此处。
0021在此例中，存储器系统200包括多个闪烁存储器设备230a-n, 以此方式被配置来自闪烁控制器220的输入信号被传输到第一闪烁设备并 且来自最后一个设备230n的输出信号被传输到闪烁控制器220。在示例性实 施例中，所有信号(包括来自闪烁控制器220的输入数据和命令)从第一存 储器设备230a下行至最后一个存储器设备230n。因此，所有的输入和输出 信号在信号路径235上单向传输。输入命令可以包括诸如存储器设备230a-n 的其中一个的目标设备的地址。在系统初始化或者上电期间，可以由闪烁控 制器22 Q或者闪烁设备2 30a-n自身为每一 闪烁设备2 30a-n分配特有的设备 地址，或者可以经诸如一次性可编程(OTP)阵列的石更件编程预先分配。当 闪烁控制器220发布附有目标设备地址的命令时，相应的闪烁设备(设备 230a-n的其中之一 )执行所接收到的命令。闪烁设备230a-n的其余设备相 应于接收到的命令以"旁路，，模式运行，传输命令到菊花链级联布置中后续 设备，而没有其它操作。
0022通过识别符(ID)生成过程，可以在存储器设备230a-n中的 每一个上建立目标设备地址。通过引用全部包括进来的美国专利申请 NO. 11/521, 734 "Asynchronous ID Generation (异步ID生成)"，包括在菊 花链级联布置中多个存储器设备上产生ID的示例性技术。在一个示例性实 施例中，菊花链级联中的每一设备230a-n具有生成电路(未示出)。当控制 器220发送"生成ID"命令到设备230a-n时，第一设备230a的生成电路接 收来自控制器220的第一值，根据此值生成设备ID。设备ID可以被存储在 第一设备230a的寄存器中，并且用来确定命令和地址是否被寻址到设备 230a。此生成电路也产生由第一值增量修改的第二值，被第一设备230a传 输给后续设备230b。第二设备230b的生成电路根据第二值产生设备ID，并且传输所修改的值到第三设备230c。重复此过程，直到菊花链级联中的最后 一个"i殳备23Gn建立i殳备ID。
0023选择地，闪烁设备230a-n可以通过连接每一设备230a-n和闪 烁存储器控制器220的信号路径使用设备选择信号(未示出)寻址。在此实 施例中，闪烁存储器控制器220可以发送设备选择信号到命令寻址的闪烁设 备220a，从而使得设备220a响应并执行所接收的命令。剩余的闪烁设备 220b-n不能接收设备选择信号，并且因此传输所接收的命令到菊花链级联布 置中的后续设备，而没有其它操作。
0024闪烁存储器为一种非易失性存储器，可以保持所存储的数据， 而无需供电源或者频繁刷新操作。在可选实施例中，可以使用其它类型的非 易失性存储器来代替一个或多个闪烁存储器设备230a-n,或者可以合并入闪 烁设备230a-n中。同样，诸如静态随机存取存储器(SRAM)和动态随机存 取存储器(DRAM)的易失性存储器可以合并入闪烁存储器设备230a-n中。 此可选实施例也要求控制器220根据存储器的规范操作，或者必需附加或者 替代存储器控制器。以下将结合图4详细描述闪烁存储器控制器的操作。
0025图3为图示系统级封装(SIP)外壳310中的存储器系统300 的框图，具有被配置在菊花链级联布置中的多个闪烁存储器设备330a-n。存 储器系统300相比于图2的系统200,在一定程度上闪烁控制器320和闪烁 存储器设备330a-n可以如控制器220和设备230a-n相同的方式配置，如在 上文参照图2进行的描述。但是，本系统300的控制器320和设备330a-n 经在双向菊花链级联、信号路径334和335中的信号通信，所述信号路径334 和335包括在输入输出端口连接设备的多个链接334a-n、 335a-n。信号路径 334和335表示通信信号流，其来自闪烁控制器320并由信号路径334通过 菊花链级联的闪烁存储器设备330a-n,经信号路径335返回到闪烁控制器 320。
0026闪烁控制器320通过系统接口与诸如计算机系统的外部系统(未 示出)相通信。系统接口提供闪烁控制器320和外部系统之间的多个信号路 径，所述信号路径发送和接收存储器数据、命令、时钟信号和与控制存储器 系统300相关的其它信号。
0027响应于与外部系统或者其它指令的通信，闪烁控制器320可以 与以双向菊花链级联布置的一个或者多个闪烁存储器设备330a-n通信。在 此处描述的双向菊花链级联配置中，闪烁控制器320通过信号路径334a发送命令和数据信号到菊花链级联中的第一闪烁存储器设备330a ("闪烁存储 器A")。菊花链级联中每一闪烁存储器设备330a-n经信号路径334发送接收 到的信号到后续的设备，直到菊花链级联中的最后一个设备("闪烁存储器N" 33On)接收到所述信号。
0028每一设备330a-n响应寻址到其的所接收的信号，经信号i 各径 335发送响应的所生成的信号到闪烁控制器320。例如，闪烁控制器可以发 送寻址到闪烁存储器设备B 330b的"读，，命令用于获取存储在此设备上的 数据。命令穿过闪烁存储器A 330a(经链接334a-b )并且由闪烁存储器B 330b 接收。闪烁存储器B通过经链接335a-b发送所请求的数据到闪烁控制器320 来响应命令。闪烁存储器B也发送命令到闪烁存储器C 330c，其又发送命令 进一步通过级联到最后一个设备一闪烁存储器N 330n。
0029在一些条件下，闪烁控制器320可以为特定命令寻址多于一个 存储器设备。进一步对于上述例子，所述命令也可以请求来自闪烁存储器设 备C 330c的数据。在此情况中，设备可以接收来自闪烁存储器B 330b的命 令，并且通过经链接335c输出数据以发送所请求的数据到闪烁控制器320。 结果，闪烁控制器320可以经信号路径335接收来自闪烁存储器设备B 330b 和C 330c二者的所请求的数据。
0030因此，闪烁存储器控制器32G可以通过发送控制和数据信号来 控制闪烁存储器设备330a-n,所述控制和数据信号通过设备330a-n以通过 双向菊花链级联的第一方向(即，信号路径334 )传输，并且通过以经双向 菊花链级联的第二方向(即，信号路径335 )传输的信号返回响应通信到控 制器320。存储器设备330a-n也可以被配置用于返回控制和数据信号到闪烁 控制器320，其中，级联中的最后一个设备(闪烁存储器设备330n)通过信 号路径335发送控制和数据信号。
0031存储器系统300的双向菊花链级联为每一存储器设备330a-n 提供沿着信号路径334、 335到菊花链级联中与其相连的设备的入口和出口 链接。在可选实施例中，设备可以通过其它配置中的链接相通信。例如，菊 花链级联中除了最后一个设备330n以外的存储器设备可以被配置用于传输 响应通信到前一的设备。闪烁存储器B 330b可以接收来自前一设备330a的 命令和数据并传输响应通信返回到前一设备330a，用于由闪烁控制器320 接收，而不是(或者附加的)将通信传输到下一设备330c。闪烁存储器B 还可以被配置用于在接收诸如高优先权的命令或者数据的某些类型通信时执行此操作。此配置可以在菊花链级联中的一个或者多个设备中实现，并且 可以用于降低存储器系统300中某些操作的延迟。
0032图4A为示例性闪烁存储器控制器400的框图。所述控制器400 的实施例可以在单独集成电路管芯上实现，并且用在SIP中作为参见上述和 下述的图2、 3、 8和9中的各自的存储器系统200、 300、 800和900的闪烁 存储器控制器220、 320、 820和920。控制器400也可以被嵌入到闪烁存储 器芯片中，控制器400和存储器作为主闪烁存储器操作，所述主闪烁存储器 可以被实现作为参见下述图5和图6的各自的存储器系统500和600的主闪 烁存储器520和620。
0033闪烁存储器控制器400可以执行专用于控制闪烁存储器设备的 部分或者全部操作。例如，典型的闪烁存储器被读取和编程到包括预定数量 存储器位的单独页面，并且在包括多个页面的块中被擦除。相应于这些操作 的命令可以被存储到闪烁存储器，以便由设备控制器所获取。单独页面存取 与非(MND)闪烁存储器。所获取的页面还可以被复制到诸如随机存取存储 器(RAM)的外部存储器，在该页面中的专用数据在此被获取。 一些写入和 存取操作也可以在闪烁存储器设备本身中执行，因此，消除了闪烁存储器控 制器40G所需的一些功能性。
0034闪烁存储器控制器400包括系统接口 480、控制逻辑410和闪 烁存储器接口 490。系统接口 480适用于与外部主才几系统通信，并且可以被 配置为或非闪烁接口或者其它存储器设备所用的接口 ，其它存储器设备诸如 双倍数据率(DDR)动态随机存取存储器(DRAM)、 RAMBUS DRAM接口、串行 ATA(SATA)接口、 IEEE 1394、画C接口或者通用串行总线(USB )。选择地， 系统接口 480可以与控制逻辑410分开定位，实现为一个单独设备，或者位 于与闪烁控制器400通信的系统内部。
0035控制逻辑410包括緩冲器RAM 420;模式、定时和数据控制425; 内部寄存器430和纠错码(ECC)逻辑435。控制逻辑410分别经系统接口 480和闪烁存储器接口 490与外部系统和闪烁存储器设备通信。緩冲器RAM 420提供用于与系统接口 480入口和出口数据处理的内部緩冲器。内部寄存 器430可以包括地址寄存器、命令寄存器、配置寄存器和状态寄存器。模式、 定时和数据控制425可以由状态机驱动，所述状态机接收来自闪烁存储器接 口 490、 ECC逻辑435、内部寄存器430和緩冲器RAM420的输入。ECC逻辑 435针对模式、定时和数据控制425提供错误检测和纠正。0036闪烁存储器接口 490为用于同菊花链级联布置中的一个或者多 个闪烁存储器设备通信的物理闪烁接口 。美国临时申请NO.60/839，329 ("NAND Flash Memory Device (与非闪烁存储器设备)")中描述示例性闪 烁接口，其通过全文引用在此处作为整体提出。此外，闪烁存储器接口 490 和控制逻辑410可以被配置为控制与非闪烁存储器设备，同时在上述系统接 口 480提供或非DRAM或者其它接口。因此，闪烁存储器控制器400可以用 作"混合"控制器，通过在或非或者其它接口与外部主机系统通信来提供对 与非闪烁存储器的控制。
0037闪烁存储器控制器400,如在本发明的实施例中实现的，可以 用作系统控制器，通过经级联发送的命令和数据控制存储器设备。这些命令 和数据由设备控制器在每一存储器设备(未示出)所接收，其又执行响应控 制各自存储器阵列的命令的算法。
0038控制逻辑410可以提供文件存储器管理，如图4B的闪烁控制 495中所示。文件存储器管理提供逻辑地址到物理地址的映射，确定所请求 数据的物理地址。映射还可以包括算法，用于分配和再分配存储在设备的数 据以提高性能或者执行损耗平衡。
0039在示例性的"读"操作中，闪烁存储器控制器400在系统接口 480接收来自外部主机系统(未示出)的数据请求。数据请求指示存储器控 制器400所控制的一个或者多个存储器设备上存储的数据的逻辑地址。控制 逻辑41G确定相应的物理地址。通过闪烁存储器接口 490，控制器400通过 存储器设备的级联发出伴有所请求数据的物理地址的"读命令"。目标存储 器设备执行"读"算法用于获取所请求的数据，其可以包括装载页面到设备 页面緩冲器。目标存储器设备在闪烁存储器接口 490传输所请求的数据到闪 烁存储器控制器400。控制逻辑410验证所接收的数据并且在纠错码(ECC ) 模块435中纠正错误。控制逻辑410随后装载所请求的数据到緩冲器RAM 420,其经系统4妄口 48(H皮传输到外部主^L系统。
0040编程才喿作与上述的读操作相似，其中，闪烁存储器控制器400 从外部主机系统接收将要存储到一个或者多个存储器设备的数据。控制逻辑 410基于一个或者多个数据映射、分配和损耗平衡方案，确定存储数据的物 理地址。给定物理地址，闪烁存储器控制器400通过存储器设备的级联传输 "编程命令"以及数据和确定的物理地址。目标存储器设备装载数据到页面 緩冲器并且初始化"编程"算法来写入数据到由存储器控制器400确定的物理地址。这个写入操作之后，目标设备发出"编程验证，，信号用于指示写入 是否成功。目标存储器设备重复"编程"和"编程验证"循环，直到"编程 验证"指示成功的写入操作。
0041在如上所述的控制多个级联存储器设备中，存储器控制器400 使用的通信协议不同于控制单个存储器设备或者多点布置中的多个设备的 协议。例如，在选择目标存储器设备时，存储器控制器400必须发出相应于 存储器设备的地址。此地址(或者前述目标设备ID )可以被集成到控制命令 的结构中，从而使得级联中的特定设备被选择。
0042图4B的框图描述第二示例性闪烁存储器控制器401,其可以被 配置在上述参见闪烁控制器400所述的一个或者多个配置中。闪烁控制器 401可以与控制器400的不同之处在于，其包括中央处理单元(CPU) 470， 可以用在更复杂的任务中。
0043除了上述参见图4A所描述的元件，闪烁存储器控制器401包 括晶体振荡器(Xtal) 476,其提供与时钟发生器和控制块相连的基准时钟 信号。时钟发生器和控制块475向CPU 470、闪烁控制器495和系统接口 465 提供各种时钟信号。CPU 470通过公共总线485和其它分系统通信。RAM和 ROM电路496也连接到公共总线485，其中，RAM提供緩沖器存储器并且ROM 存储可执行代码。闪烁控制器495包括物理闪烁接口、 ECC块以及文件和存 储器管理块。通过物理闪烁接口存取闪烁设备。ECC块检查和纠正来自闪烁 设备的所存取的数据。文件和存储器管理块提供逻辑到物理地址的转换、损 耗平衡算法和其它功能。
0044图5为封装在SIP外壳中的另一示例性存储器系统500的框图。 系统包括封装在SIP外壳中的多个设备，所述外壳容纳主闪烁存储器设备 520和沿着信号路径535配置在单向菊花链级联中的多个闪烁存储器设备 530a-n。信号路径535包括连接设备的多个链接535a-n。主闪烁存储器设备 520在链接535a发送命令和数据到第一存储器设备530n,并且在链接535n 接收来自菊花链级联中最后一个存储器设备530n的响应通信。
0045系统500可以包括参见上述图2和图3的系统200、 300所描 述的特征。主闪烁存储器520包括与闪烁存储器一起嵌入单个集成电路管芯 上的闪烁存储器控制器。嵌入的闪烁控制器可以包括上述的参见图4A-B的 闪烁控制器400、 401的特征。主闪烁设备520通过系统接口和外部系统通 信，并且控制配置在单向菊花链级联中的闪烁存储器设备530a-n。此外，主闪烁控制器也控制其内部闪烁存储器，从而提供由外部系统所用的附加存储 器。因此，通过使用主闪烁存储器520而不是分立的闪烁存储器控制器，使
得可以在封装于SIP外壳510中的存储器系统5 00中获得更高的存储器容量。
0046图6为SIP外壳610中的可选闪烁存储器系统600的框图，系 统600具有主闪烁存储器620,用于控制多个闪烁存储器设备620a-n。所述 设备沿着包括连接所述设备的链接634a-n、 635a-n的信号路径634、 635被 配置在双向菊花链级联中。系统600可以包括上述关于图2、 3和5的系统 200、 300和500中所描述的特;f正。
0047图7为在SIP布局中实现的示例性存储器系统700的框图。所 述系统包括多个芯片，包括以垂直堆叠装配于线3各板750上并且容纳在SIP 外壳710中的存储器控制器720和多个存储器设备730a-c。 SIP外壳710可 以包括用于在四周封装系统元件的密封介质或者树脂，从而提供硬封装将元 件固定在其中。芯片720、 730a-c由同样封装在外壳710中的导线735连接。 选择地，芯片720、 "Oa-c也可以根据设计约束在外壳710中被彼此水平并 排放置，或者可以使用焊料块连接来将它们以"倒装芯片，，技术结合在一起。
0048存储器设备7 30c通过多个端子(例如，端子755 )连接到线路 板750,设备730c可以通过所述端子发送和接收信号。端子755被连接到线 路板750相对表面上的外部端子(例如，端子745 )，使得能够与外部系统通 信。类似地，存储器控制器720可以通过包括连接到端子740的导线735的 信号路径与外部系统通信，端子740又连接到一个或者多个外部端子745。
0049图7的框图提供在SIP外壳710中实现的存储器系统700的示 例性例子。如上所述的系统700的元件和连接可以4艮据特定实施例的设计需 求净皮不同配置。例如，图2、 3、 5、 6、 8和9的存^诸器系统200、 300、 500、 600、 800和900可以实现为与图7的系统700类似的存储器系统。从而，此 存储器系统提供容纳存储器控制器和菊花链级联布置中的多个存储器设备 的SIP外壳，所述控制器通过级联控制所述存储器设备。
0050系统级封装(SIP)是可以实现存储器系统200、 300、 500、 600、 800和900的单个形状因素的实施例的一个例子。存储器系统也可以在其它 合适设备或者公共支持组件中实现，其中，元件存储器控制器和存储器设备 被配置用于与外部系统通信。例如，存储器系统可以实现为电路板，诸如存 储卡，其中控制器和存储器设备包括耦合至所述板的芯片，并且经由电路板
上的信号路径通信。0051图8为SIP外壳810中的存储器系统800的框图，所述存储系 统800具有被配置在包括多个连接的单向菊花链级联中的多个存储器设备 830a-n。闪烁控制器820通过经包括每一存储器设备830a-n之间的链接的 信号路径834、 835传输的命令来控制设备830a-n。所述配置类似于图2的 系统200的配置，但不同的是，设备830a-n的每一个由两个单向路径连接 而不是一个。存储器系统也可以包括上述参见图2和3的系统200、 300所 描述的特征，包括寻址多个闪烁存储器设备830a-n的闪烁控制器820。在该 实施例中，闪烁控制器820通过链接834a发送的命令和数据通过信号路径 834由链接834a-d被传输。响应于命令的数据通过包括链接835b-n的信号 路径835 ^皮传输，并且由闪烁控制器820接收。闪烁控制器发送的命令和数 据也可以经链接835n返回到闪烁控制器。因此，包括单向菊花链级联的信 号路径835被分为专用于传输来自闪烁控制器820的命令和数据的第一路径 834a-d (上部)和专用于传输存储器设备830a-n的每一个产生的响应数据 的第二路径830b-n (下部)。
0052在可选实施例中，存储器系统800可以适用于实现上述的主闪 烁存储器。在此情况中，闪烁控制器92Q可以使用主闪烁存储器替代，如参 见图5所述的那样来控制闪烁存储器设备930a-n。
0053图9为SIP外壳910中的存储器系统900的框图，所述系统900 具有配置在双向菊花链级联共享通用输入/输出端口的多个存储器设备 930a-n。闪烁控制器820通过经包括每一存储器设备930a-n之间的链接的 信号路径935传输的命令来控制设备930a-n。所述配置类似于图3的系统 300的配置，但不同的是，链接935b-n的每一个为单个双向链接而不是两个 单向链接。所述链接935b-n可以被连接到每一设备930a-n的通用输入/输 出端口，从而使得能够通过每一链接935b-n进行双向通信。闪烁控制器920 发送的命令和数据通过信号路径935a-n被传输到每一存储器设备930a-n。 响应于命令的数据也通过信号路径935b-n被传输，并且被传输到链接935a 处的闪烁控制器。因此双向菊花链级联可以在包括共享通用输入/输出端口 的多个链接935a-n的信号路径935上使用。
0054在可选实施例中，存储器系统900可以适用于实现上述的主闪 烁存储器。在此情况中，闪烁控制器920可以使用主闪烁存储器替代，如参 见图6所述的那样来控制闪烁存储器设备930a-n。
0055虽然本发明已经参照其示例实施例特别显示与描述，但本领域的普通技术人员应当理解到在不脱离所附权利要求所要保护的本发明 范围的情况下可以在形式与细节上进行的各种变化。
权利要求
1、一种非易失性存储器系统，包括菊花链级联布置中的多个非易失性存储器设备；和非易失性存储器控制器设备，其与外部系统接口，并且通过经菊花链级联布置的通信来控制该多个非易失性存储器设备的每一个的操作。
2、 权利要求1的系统，其中，所述多个存储器设备被配置在单向菊 花链级联中。
3、 权利要求2的系统，其中，所述单向级联包括用于传输关于所述 控制操作的信号的第 一信号路径，和用于传输响应于所述控制操作的该多 个非易失性存储器设备产生的信号的第二信号路径。
4、 权利要求1的系统，其中，所述多个非易失性存储器设备被配置 在双向菊花链级联中。
5、 权利要求4的系统，其中，所述双向级联包括多个链接，所述链 接的每一个被配置为用于通过所述级联在两个方向传输信号。
6、 权利要求1的系统，其中，至少一个信号路径通过所述菊花链级 联布置以串行配置传输信号。
7、 权利要求6的系统，其中，所述至少一个信号路径包括传输命令、 数据和地址信号的信号路径。
8、 权利要求1的系统，其中，所述多个非易失性存储器设备包括由 所述存储器控制器设备控制的闪烁存储器。
9、 权利要求1的系统，其中，所述存储器控制器设备包括外部系统 接口和非易失性存储器接口 ，所述外部系统接口被配置为用于与外部系统 通信，并且所述存储器接口耦合到所述多个存储器设备的至少一个。
10、 权利要求l的系统，其中，所述存储器控制器设备还包括非易失 性存储器。
11、 权利要求l的系统，其中，所述多个非易失性存储器设备的每一 个和所述存储器控制器设备在公共支持组件中实现。
12、 权利要求11的系统，其中，所述多个非易失性存储器设备的每 一个和所述存储器控制器设备在封装于系统级封装(SIP)外壳中的分立 芯片中实现。
13、 权利要求11的系统，其中，所述多个非易失性存储器设备和所述存储器控制器设备在耦合到电路板的分立芯片中实现。
14、 权利要求l的系统，其中，所述控制器设备通过经所述菊花链级 联发送地址来寻址所述多个存储器设备中的一个，所述多个存储器设备将所述地址与存储在所述多个设备的每一个中的设备识别符(ID)比较。
15、 权利要求14的系统，其中，所述多个存储器设备的每一个响应 所述存储器控制器设备和所述多个存储器设备之间的通信产生设备ID。
16、 权利要求14的系统，其中，所述存储器控制器设备通过菊花链 级联布置与所述地址一起发送所述命令，所述地址相应于所述多个存储器 设备中的一个的设备ID。
17、 权利要求l的系统，其中，所述多个非易失性存储器设备包括与 非闪烁存储器，并且所述非易失性存储器控制器通过或非接口与所述外部 系统接口 。
18、 权利要求l的系统，其中，所述非易失性存储器控制器包括控制 逻辑，用于提供逻辑地址到物理地址的映射。
19、 权利要求18的系统，其中，所述控制逻辑被配置用于提供损耗 平衡。
20、 一种用于控制非易失性存储器系统的方法，所述方法包括 接收从外部系统到非易失性存储器控制器设备的通信；从所述非易失性存储器控制器设备发送和所述通信相关的命令到菊 花链级联布置中的多个非易失性存储器设备，并且在所述非易失性存储器控制器接收来自所述多个非易失性存储器设 备中的一个的响应于所述命令的数据。
21、 权利要求20的方法，其中，所述多个存储器设备被配置在单向 菊花链级联中。
22、 权利要求20的方法，其中，所述多个存储器设备被配置在双向 菊花链级联中。
23、 权利要求20的系统，还包括通过所述菊花链级联布置以串行配 置发送所述命令。
24、 权利要求23的系统，其中，通过传输数据和地址信号中的至少 一个的信号路径，传输所述命令。
25、 权利要求20的方法，其中，所述多个非易失性存储器设备包括 由所述存储器控制器设备控制的闪烁存储器。
26、 权利要求20的方法，其中，所述存储器控制器设备包括外部系 统接口和非易失性存储器接口 ，所述外部系统接口被配置用于与外部系统 通信，并且所述存储器接口耦合到所述多个存储器设备的至少 一个。
27、 权利要求20的方法，其中，所述存储器控制器设备还包括非易 失性存储器。
28、 权利要求20的方法，其中，所述多个非易失性存储器设备的每 一个和所述存储器控制器设备在封装于系统级封装(SIP)外壳中的分立 芯片中实现。
29、 权利要求20的方法，其中，所述多个非易失性存储器设备和所 述存储器控制器设备在耦合到电路板的分立芯片中实现。
30、 权利要求20的方法，还包括通过经所述菊花链级联发送地址来 寻址所述多个存储器设备的其中之一，所述多个存储器设备将所述地址与 存储在所述多个设备的每一个中的设备识别符(ID)比较。
31、 权利要求30的方法，还包括响应于与所述存储器控制器设备和 所述多个存储器设备的另 一个中的至少一个的通信，在所述多个存储器设 备的每一个产生设备ID。
32、 权利要求30的方法，还包括通过菊花链级联布置与所述地址一 起发送所述命令，所述地址相应于所述多个存储器设备的其中之一 的设备 ID。
33、 一种非易失性存储器系统，包括控制装置，用于响应于同外部系统的通信来控制多个非易失性存储器 设备；和多个非易失性存储装置，用于响应所接收的来自于所述控制装置的命 令来存储数据，所述多个非易失性存储器设备被配置在菊花链级联布置 中。
34、 一种非易失性存储器控制器，包括 与外部系统通信的接口；和处理器，被配置用于(i )接收来自外部系统的通信；并且(ii )发 送与所述通信相关的命令到菊花链级联布置中的多个非易失性存储器设 备。
35、 权利要求34的非易失性存储器控制器，还包括 存储器，包含逻辑地址到所述存储器设备的物理地址的映射。
36、 权利要求35的非易失性存储器控制器，其中，所述处理器还被 配置为在多个存储器设备中提供损耗平衡。
37、 权利要求34的非易失性存储器控制器，还包括连接到所述菊花 链级联布置中的多个非易失性存储器设备的非易失性存储器。
38、 权利要求34的非易失性存储器控制器，其中，所述处理器与命 令一起发送与所述多个非易失性存储器设备的其中之一相关的地址。
39、 权利要求34的非易失性存储器控制器，其中，所述处理器还被 配置为用于(iii)响应所述命令接收来自所述多个非易失性存储器设备的 其中一个的数据。
40、 权利要求34的非易失性存储器控制器，其中，所述接口是或非 接口 、 MMC接口 、 SD接口 、 ATA接口 、 USB接口和IEEE1394接口的其 中之一。
全文摘要
一种闪烁存储器系统在系统级封装(SIP)外壳中实现，所述系统包括闪烁存储器控制器和多个闪烁存储器设备。SIP涉及包括多个集成电路(芯片)的单个封装或者模块。闪烁存储器控制器被配置为和外部系统以及所述SIP中的多个存储器设备接口。所述存储器设备被配置在菊花链级联布置中，由闪烁存储器控制器通过经菊花链级联发送的命令控制。
文档编号G06F13/42GK101410814SQ200780010648
公开日2009年4月15日 申请日期2007年3月26日 优先权日2006年3月28日
发明者金镇祺 申请人:莫塞德技术公司