专利名称：像素阵列及具有该像素阵列的显示面板的制作方法
技术领域：
本发明涉及一种像素阵列及具有此像素阵列的显示面板，且特别是涉及一种触控显示面板及其像素阵列。
背景技术：
在现今的信息社会下，人们对电子产品的依赖性与日俱增。举凡移动电话(mobiIe phone)、掌上型电脑(handheld PC)、个人数字助理(Personal Digital Assistance, PDA) 或是智能型手机(smart phone)等电子产品在生活中随处可见。为了达到更便利、体积更轻巧化以及更人性化的目的，许多信息产品已由传统的键盘或滑鼠等输入装置，转变为使用触控感应显示面板作为输入装置，其中同时具有触控与显示功能的触控式显示面板更是成为现今最流行的产品之一。一般而言，触控式显示面板分为外贴式(added-type)与内嵌式(in-cell)两种， 内嵌式触控显示面板是将触控感应装置制作于显示面板之内，而外贴式触控显示面板是将触控感应装置贴在显示面板之外。因为内嵌式触控显示面板具有轻薄的优点，最近这几年来已广为发展。已知的内嵌式触控感应显示面板中，大多数的读出线以及感应元件都设置在像素结构中，而这些读出线以及感应装置大都利用金属制造而成，造成像素结构的开口率下降， 使得使用已知像素结构的显示面板亮度降低，进而影响显示品质。
发明内容
本发明提供一种像素阵列及具有此像素阵列的显示面板，用以增加内嵌式触控感应显示面板中像素结构的开口率。本发明提出一种像素阵列，其包括多个像素结构，各个像素结构被两条相邻的扫描线及两条相邻的数据线所环绕，且设置于基板上。像素结构包括有源元件、感测元件、像素电极、读出线以及电磁干扰遮蔽层。有源元件与一条扫描线以及一条数据线电性连接。像素电极与有源元件电性连接。感测元件与下一条扫描线以及读出线电性连接，且读出线与数据线重叠。电磁干扰遮蔽层覆盖于数据线，且位于读出线与数据线之间。本发明另提出一种显示面板，其包括第一基板、第二基板以及设置在第一基板与第二基板之间的显示介质。多条扫描线以及多条数据线设置在第一基板上，且第一基板包括多个设置在靠近扫描线与数据线的交叉处的有源元件。有源元件与一条扫描线以及一条数据线电性连接，且有源元件由前述的扫描线驱动。像素电极与有源元件电性连接。读出线与数据线平行设置，且二者分别以不同膜层制作而得。电磁干扰遮蔽层覆盖在数据线上， 且位于读出线与数据线之间。感测元件与数据线以及读出线电性连接。基于上述，本发明中的读出线设置在数据线的上方或下方，使得像素结构的开口率大幅增加。此外，由于电磁干扰遮蔽层设置在读出线与数据线之间，故读出线上的感测信号不会被底下的数据线上的驱动信号所干扰。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图1是根据本发明实施例的像素阵列中的像素结构的俯视示意图。图2A是图1中像素结构的第一金属层的俯视示意图。图2B是图1中像素结构的半导体层的俯视示意图。图2C是图1中像素结构的第二金属层的俯视示意图。图2D是图1中像素结构的电磁干扰遮蔽层(EMI shielding layer)的俯视示意图。图2E是图1中像素结构的导电层的俯视示意图。图3A是图1中沿着A-A’线的剖面示意图。图;3B是图1中沿着B-B’线的剖面示意图。图4是根据本发明实施例的显示面板的剖面示意图。图5是根据本发明实施例的像素结构的等效电路图。附图标记说明Pn:像素结构SLn 扫描线DLn 数据线T1 有源元件104:像素电极RLn:读出线108 电磁干扰遮蔽层102 感测元件CLn:电容电极线112、114、116 绝缘层G”(i2、G3:栅极CHpCHyCH3 沟道S1J2J3:源极DpDyD3:漏极T2 开关元件T3 光感测元件C” C2、C3、C4 接触窗110:导电图案10 第一基板20 第二基板12:像素阵列22 电极层30 显示介质
C1。液晶电容V-共同电压
具体实施例方式图1是根据本发明实施例像素阵列中像素结构的俯视示意图，图3A是图1中沿着 A-A’线的剖面示意图，而图;3B是图1中沿着B-B’线的剖面示意图。在实施例中，像素阵列包括多个像素结构Pn，而至少其中一个像素结构Pn如图1所绘示。请同时参照图1、图3A 以及图:3B，本实施例的像素结构Pn包括扫描线SLn、数据线DLn、有源元件T1、像素电极104、 读出线RLn、电磁干扰遮蔽层108以及感测元件102。在本实施例中，像素阵列包括多条扫描线^!^…；！^；！^；！^”…入多条数据线(DL”...、DL1^DLnJLlri、…)以及多条
读出线(RL1.....RLlri、RLn、RLn+1、...)，且每一个像素结构Pn都包括有源元件T1、像素电极
104、感测元件102以及电磁干扰遮蔽层108。然而，本发明不限于本实施例中有源元件1\、 像素电极104以及感测元件102的数目。在其他可行的实施例(未绘示)中，每一个像素结构Pn都包括有源元件以及像素电极，而感测元件102只设置在部分像素结构Pn中。此外， 在本实施例中，像素结构Pn还包括电容电极线CLn。这表示，像素阵列还包括多条电容电极
^^ (CLi、■ ■ ■ λ CLn_i、CLn Λ CLn+i、. . .) ο扫描线SLn以及数据线DLn设置在基板10上，其中扫描线SLn与数据线DLn的延伸方向不同，此外，扫描线SLn与数据线DLn属于不同膜层，且扫描线SLn与数据线DLn之间夹有绝缘层112，以使扫描线SLn与数据线DLn彼此电性隔离。扫描线SLn与数据线DLn用来传递像素结构Pn的驱动信号。像素结构Pn中的有源元件T1与扫描线以及数据线DLn电性连接。在此，有源元件T1例如是薄膜晶体管，且此薄膜晶体管包括栅极G1、沟道CH1、源极S1以及漏极D1,其中栅极G1与扫描线SLn电性连接，源极S1与数据线DLn电性连接，而沟道CH1设置在栅极G1 上方，且设置在源极S1以及漏极D1下方。此外，请参考图3A，绝缘层112覆盖于栅极G1上方并且位于栅极G1与沟道CH1之间。在本实施例中，图中所绘示的有源元件T1是一种底部栅极型薄膜晶体管，但本发明不限于此。在其他实施例中，有源元件T1亦可以是一种顶部栅极型薄膜晶体管。在实施例中，像素电极104与有源元件T1电性连接。详言之，像素电极104经由接触窗C1与有源元件T1的漏极D1电性连接，而此接触窗C1形成于漏极D1与像素电极104 的重叠区域上。像素电极104例如由铟锡氧化物(ITO)、铟锌氧化物(IZO)的透明导电材料或金属的反射式导电材料所形成。此外，像素电极104也可以由透明导电材料以及反射式导电材料组成，以形成半穿透半反射式(transflective)的像素结构(未绘示)。在本实施例中，读出线RLn位于数据线DLn+1上，此设计简称为ROD设计。详言之， 读出线RLn直接设置在数据线DLn+1的上方，因此读出线RLn与数据线DLn+1重叠。在其他的实施例中，数据线DLn+1可位于读出线RLn上，此设计简称为DOR设计。详言之，读出线RLn 直接设置于数据线DLn+1的下方，因此读出线RLn与数据线DLn+1重叠。读出线RLn与数据线 DLn+1的线宽可以相同或不同。如果读出线RLn与数据线DLn+1有相同的线宽，读出线RLn会与数据线DLn+1完全重叠。如果读出线RLn与数据线DLn+1有不同的线宽，读出线RLn的线宽可以大于或小于数据线DLn+1的线宽。以ROD设计为例，读出线RLn与像素电极104属于同一层薄膜，这表示，读出线RLn与像素电极104应该是由相同的材料同时形成。此外，请参考图:3B，读出线！？！^与扫描线SLn的延伸方向不同，且绝缘层114以及绝缘层116形成于读出线RLn与扫描线SLn之间。电容电极线CLn设置在基板10上且与像素电极104电性耦接。详言之，电容电极线CLnS置在像素电极104的下方，绝缘层112、绝缘层114以及绝缘层116皆位于电容电极线CLn与像素电极104之间。此外，电容电极线CLn与像素电极104有重叠的区域，电容电极线CLn与像素电极104在此重叠区域电性耦接(电容耦合)。因此，像素电极104的电荷可以储存在此区域以便形成像素结构Pn*的储存电容器。在此实施例中，电容电极线CLn 包括主体以及从主体延伸出的两分支。主体的延伸方向与扫描线SLn平行，而两分支的延伸方向与数据线DLn平行。本发明亦不限于此电容电极线CLn的形状或布局(layout)。另外，请参考图2A，在实施例中，电容电极线CLn与扫描线SLn同时形成并且属于同一层薄膜。
在实施例中，像素结构中的电容电极线(CL1.....CLlri、CLn, CLn+1、...)与共同电压电性连
接，此共同电压例如是直流电压。感测元件102与扫描线SLn以及读出线RLn电性连接。在本实施例中，感测元件 102包括开关元件T2以及光感测元件T3,其中开关元件T2与扫描线SLn以及读出线RLn电性连接，而光感测元件T3与开关元件T2电性连接。详言之，开关元件T2包括栅极(}2、沟道 CH2、源极&以及漏极D2,而光感测元件T3包括栅极( 、沟道CH3、源极&以及漏极D3。在开关元件T2中，沟道Ol2设置在栅极( 的上方以及源极&与漏极&的下方。在光感测元件 T3中，沟道CH3设置在栅极( 的上方以及源极&与漏极D3的下方。开关元件T2中的栅极 G2与扫描线电性连接，开关元件T2中的源极&与光感测元件T3中的漏极D3电性连接， 开关元件T2中的漏极仏与读出线RLn经由接触窗C4电性连接，且光感测元件T3中的栅极 G3以及源极&与电容电极线CLn+1连接。详言之，光感测元件T3中的源极&是经由导电图案110、接触窗C2以及接触窗C3与电容电极线CLn+1连接。在实施例中，开关元件T2以及光感测元件T3分别是以底部栅极型薄膜晶体管为例子进行说明，但是本发明不限于此。在其他可行的本实施例中，开关元件T2与光感测元件T3亦可为顶部栅极型薄膜晶体管。本领域一般技术人员应了解，本发明可以根据电压的耦接关系，将薄膜晶体管中的漏极以及源极做互相的置换。电磁干扰遮蔽层108 (如图3A以及图所示)覆盖数据线DLn+1，且设置于读出线 RLn以及数据线DLn+1之间。图1中并未绘示出电磁干扰遮蔽层108，其布局或排列将于后进行详述。在本实施列中，电磁干扰遮蔽层108与数据线DLn以及数据线DLn+1重叠，且读出线 RLn与电磁干扰遮蔽层108重叠。电磁干扰遮蔽层108的材料包括透明导电材料，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)或金属。承上述，因为读出线与数据线的重叠，使得像素结构Pn的开口率大幅增加，因此具有前述的像素结构的显示面板的亮度可以获得提升，进而改善显示的品质。此外，由于电磁干扰遮蔽层108介于读出线与数据线之间，故读出线上的感测信号不会被位于下方数据线上的驱动信号所干扰。传统上，位于下基板上的数据线与位于上基板上的电极层之间会因为寄生电容的存在而导致数据线产生阻容延迟(RC delay)，而在本实施例的显示面板中， 位在数据线与读出线之间的电磁干扰遮蔽层可减少数据线上的阻容延迟。详言之，请参照图3A，由于绝缘层114、绝缘层116以及电磁干扰遮蔽层108具有接触窗C1,电磁干扰遮蔽层108与像素电极104以及漏极D1电性连接。换言之，由于电磁干扰遮蔽层108与像素电极104以及漏极D1具有相同的电位，故电磁干扰遮蔽层108可以避免数据线DLn+1上的电磁干扰现象影响读出线RLn。为了清楚描述像素结构Pn中膜层的排列，图2A至图2E分别代表像素结构Pn中五个膜层的俯视图。图2A是图1中像素结构Pn的第一金属层(亦称为Ml)的俯视示意图。 请参照图1以及图2A，第一金属层包括扫描线SLn、电容电极线CLn以及电容电极线CLn+1。 详言之，扫描线SLn的一部分区域用以作为有源元件T1的栅极G1，而扫描线SLn的其余部分区域用以作为开关元件T2的栅极(；2。在实施例中，图2A所绘示的元件是以第一光掩模工艺形成，因此，图2A中所绘示的这些元件是同时形成且属于同一层薄膜。在图2A中的第一金属层形成之后，接着形成绝缘层112(如图3A以及图:3B所示)以覆盖第一金属层。图2B是图1中像素结构Pn的半导体层的俯视示意图。请参照图1以及图2B，半导体层形成于绝缘层112上方，且包括有源元件Tl中的沟道CH1、开关元件T2中的沟道CH2 以及光感测元件T3中的沟道CH3。半导体层可由非晶硅层以及掺杂非晶硅层形成。在本实施例中，图2B中所绘示的元件是以第二光掩模工艺形成，因此，图2B所示的这些元件是同时形成且属于同一层薄膜。根据本发明的另一实施例，除了有源元件T1中的沟道CH1、开关元件T2中的沟道CH2以及光感测元件T3中的沟道CH3之外，半导体层还包括多个介层图案 (未绘示)介于电容电极线与数据线之间及/或介于扫描线与数据线之间，这些介层图案可用以避免电容电极线与数据线之间及/或介于扫描线与数据线之间的短路现象。图2C是图1中像素结构Pn的第二金属层(亦称为M2)的俯视示意图。请参照图 1以及图2C，第二金属层包括数据线DLn、数据线DLn+1、有源元件T1中的源极S1与漏极D” 开关元件T2中的源极&与漏极&以及光感测元件T3中的源极&与漏极D3。在本实施例中，图2C中所绘示的元件是以第三光掩模工艺形成，因此，图2C所示的这些元件是同时形成且属于同一层薄膜中。在图2C中的第二金属层形成之后，接着形成绝缘层114(如图3A 及图3B所示)以覆盖第二金属层，此绝缘层114具有保护层的功能。图2D是图1中像素结构的电磁干扰遮蔽层108的俯视示意图。请参照图2C、图 3A以及图3B，电磁干扰遮蔽层108与图2C中第二金属层皆采用第三光掩模工艺中的同一张光掩模来制作，因此电磁干扰遮蔽层108与图2C中第二金属层的图案相同。电磁干扰遮蔽层108的材料例如为透明导电材料或金属。在图2D中的电磁干扰遮蔽层108形成之后，接着形成绝缘层116(如图3A以及图 3B所示)以覆盖于电磁干扰遮蔽层108，此绝缘层116可用以作为保护层。接着，透过第四光掩模工艺图案化绝缘层116、绝缘层114以及电磁干扰遮蔽层108，以形成接触窗Cp C2,
C3、 C4。图2Ε是图1中像素结构Pn的导电层的俯视示意图。请参照图1以及图2Ε，导电层包括读出线RLn、读出线RLlri、像素电极104以及导电图案110。在本实施例中，图2Ε中所示的元件是通过第五光掩模工艺形成，因此，图2Ε所示的这些元件是同时形成且属于同
一层薄膜。图4是根据本发明实施例中显示面板的剖面示意图。请参照图4，实施例中的显示面板包括第一基板10、第二基板20以及位于第一基板10与第二基板20之间的显示介质 30。
第一基板10的材料例如为玻璃、石英、有机材料或是金属，第一基板10上形成有像素阵列12，且此像素阵列12例如为图1中所示的像素阵列。第二基板20的材料例如为玻璃、石英、有机材料或是上述类似物。在本实施例中， 电极层22设置于第二基板20上，且电极层22例如是透明电极层。此透明电极层的材料例如是由铟锡氧化物(ITO)或铟锌氧化物(IZO)。电极层22完全覆盖于第二基板20上且电性耦接至共同电压，此共同电压例如是直流电压。此外，在本发明的其他实施例中，可选择性地设置彩色滤光层(未绘示)，而彩色滤光层包括红色、绿色以及蓝色滤光层于第二基板 20上。此外，亦可选择性地设置光遮蔽层(未绘示)于第二基板20上，此光遮蔽层(黑矩阵)例如设置在各个彩色滤光层(红色、绿色以及蓝色滤光层)之间。或者，进一步透过上述彩色滤光层与黑矩阵两者间的排列组合，以达到所欲的功效，例如阻绝可见光仅让近红外光穿透。在本实施例中，显示介质30设置在第一基板10与第二基板20之间，其例如为液晶材料。然而，本发明不限定显示介质30必须是液晶材料，显示介质30亦可以是其他显示材料，如有机发光材料、电泳显示材料或等离子体显示材料。在第一基板10、第二基板20以及显示介质30形成图4中的显示面板之后，便完成了多个像素单元(如图5所示)的制作，每一个像素单元对应一个像素结构。图5中是相当于图4中显示面板的像素单元的等效电路。请参照图5，除了像素结构Pn之外，液晶电容Cle也形成于每一像素单元中。液晶电容Cle是由第一基板10上像素结构Pn的像素电极 (如图4所示)、第二基板上20的电极层22以及介于像素结构Pn与电极层22之间的液晶材料30所构成。在本实施例中，第二基板20上的电极层22耦接至共同电压(V。。m)，而此共同电压
例如是直流电压。电容电极线(CL1.....CLn+ CLn, CLn+1、...)也与上述共同电压电性连
接。因此，每一像素单元的液晶电容C1。的一端与上述的共同电压(V。。m)电性连接。所以， 在像素结构中，开关元件T2与有源元件T1分别电性连接于两条相邻的扫描线SLn与扫描线 SLn^10也就是说，当有源元件T1与感测元件102分享共同扫描线SLn时，有源元件T1与感测元件102会分别与不同的电容电极线CLn+1及电容电极线CLn电性耦接。虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。
权利要求
1.一种像素阵列，具有多个像素结构，至少其中一个像素结构包括两条相邻的扫描线及两条相邻的数据线，环绕着该像素结构并设置于基板上； 有源元件，与其中一条该扫描线以及像素电极电性连接； 读出线，位于该数据线上；电磁干扰遮蔽层，位于该读出线与该数据线之间；以及感测元件，与读出线电性连接。
2.如权利要求1所述的像素阵列，还包括显示介质设置在该基板以及对向基板之间。
3.如权利要求1所述的像素阵列，其中该读出线与该像素电极属于同一层薄膜。
4.如权利要求1所述的像素阵列，其中该电磁干扰遮蔽层与该数据线重叠，且该读出线与该电磁干扰遮蔽层重叠。
5.如权利要求1所述的像素阵列，其中该电磁干扰遮蔽层与该像素电极电性连接。
6.如权利要求1所述的像素阵列，其中该电磁干扰遮蔽层的材料包括导电材料或金jM ο
7.如权利要求1所述的像素阵列，其中该有源元件包括与该扫描线电性连接的栅极、 与该数据线线电性连接的源极以及与该像素电极电性连接的漏极，且该电磁干扰遮蔽层的图案轮廓与该源极、该漏极以及该数据线的图案轮廓相同。
8.如权利要求1所述的像素阵列，其中该像素结构还包括与该像素电极电性耦接的电容电极线。
9.如权利要求1所述的像素阵列，其中该感测元件包括 开关元件，与该扫描线以及该读出线电性连接；以及光感测元件，与该开关元件电性连接。
10.如权利要求1所述的像素阵列，其中该感测元件与该扫描线连接，且该扫描线不与该有源元件耦接。
11.一种显示面板，包括第一基板，具有多条扫描线以及多条数据线，而该第一基板包括 多个有源元件，靠近于该扫描线以及该数据线的交叉处设置，且各有源元件分别由对应的扫描线驱动；像素电极，与该有源元件电性连接； 读出线，与该数据线重叠；电磁干扰遮蔽层，位于该读出线以及该数据线之间；以及感测元件，与该读出线电性连接； 第二基板，相对于该第一基板；以及显示介质，位于该第一基板与该第二基板之间。
12.如权利要求11所述的显示面板，其中该读出线与该数据线利用不同的工艺制作。
13.如权利要求11所述的显示面板，其中该读出线与该像素电极属于同一层薄膜。
14.如权利要求11所述的显示面板，其中该电磁干扰遮蔽层位于该数据线上方，且该读出线位于该电磁干扰遮蔽层上方。
15.如权利要求11所述的显示面板，其中该电磁干扰遮蔽层与该像素电极电性连接。
16.如权利要求11所述的显示面板，其中该电磁干扰遮蔽层的材料包括导电材料或金属。
17.如权利要求11所述的显示面板，其中该有源元件包括与该扫描线电性连接的栅极、与该数据线电性连接的源极以及与该像素电极电性连接的漏极，该电磁干扰遮蔽层的图案轮廓与该源极、该漏极以及该数据线的图案轮廓相同。
18.如权利要求11所述的显示面板，其中该数据线位于该读出线以及该电磁干扰遮蔽层上方。
19.如权利要求11所述的显示面板，其中该感测元件包括 开关元件，与该扫描线以及该读出线电性连接；以及光感测元件，与该开关元件电性连接。
全文摘要
本发明提供一种像素阵列及具有该像素阵列的显示面板。该像素阵列由多个像素结构所构成。所述像素阵列中的至少一像素结构包括扫描线、数据线、有源元件、像素电极、读出线、电磁干扰遮蔽层以及感测元件。扫描线及数据线设置于基板上。有源元件与扫描线及数据线电性连接。像素电极与有源元件电性连接。读出线设置在数据线上方或下方。电磁干扰遮蔽层覆盖数据线且介于数据线及读出线之间。感测元件与扫描线及读出线电性连接。
文档编号G06F3/041GK102566815SQ20111036282
公开日2012年7月11日 申请日期2011年11月16日 优先权日2010年11月26日
发明者廖胜泰, 张营辉, 范森雄 申请人:剑扬股份有限公司