专利名称：一种块存储保护电路的制作方法
技术领域：
本发明涉及块存储技术领域，尤其是涉及一种块存储保护电路。
背景技术：
如今，ARM(AdvancedRISC Machines), MIPS (Million Instructions PerSecond), X86等越来越多的嵌入式系统，其内部基本都不含只读存储器(ROM，Read-OnlyMemory)，需要外加非易失设备来保存启动代码。目前的操作系统越来越复杂，代码量越来
越大。与之对应，所需的存贮设备，其容量要求也越来越高。其中，电可擦可编程只读存储器(EEPR0M, Electrically Erasable Programmable Read-Only Memory),是一种掉电后数据不丢失的存储芯片，单纯的EEPROM比较难做到大容量，而且写速度太慢，不适合批量使用。于是非易失闪存FLASH渐渐成为一个主流，NOR Flash和NAND Flash是现在市场上两种主要的非易失闪存技术。但是大容量的NOR FLASH价格昂贵，不适合目前的市场竟争；NAND FLASH容量大，价格便宜，并且使用广泛，但是NAND FLASH有一个缺点，程序易丢失。很多厂家对此深感烦脑。为此NAND FLASH厂商，在制造NAND FLASH时，就预留了一个PIN脚，写保护脚WP (Write Protect)，当此PIN脚为低电平时，不可以对NAND FLASH进行写操作，从而保护内部的内容不被破坏。为了使NAND FLASH程序不丢失，同时要对NAND FLASH可写，目前通常都会由中央处理器(CPU, Central Processing Unit)对NAND FLASH的写保护脚进行控制，以达到在不希望更改NAND FLASH内容时，对其内容进行保护，具体使用如图I :采用如I所示的方案，一般情况下，可以对NAND FLASH进行保护，但是至少有两种情况，无法保护NAND FLASH。I、Vccl突然掉电，此时WP引脚上的电压会由高慢慢变低，在变低的过程中，如果数据线上有数据，就会造成NAND FLASH数据的损坏。2、复位RESET信号发生作用时，CPU处于不可控状态，此时WP有可能为高电平，数据线同样有可能会造成内部数据的损坏。
实用新型内容本实用新型实施例提供了一种块存储保护电路，用于在突然掉电，或CPU处于不可知状态时，保证了块存储器件内部的内容不被损坏。一种块存储保护电路，包括复位模块和电压检测模块；复位模块将控制器的复位引脚与块存储器件的写保护引脚相连接，用于当控制器复位时，控制块存储器件的写保护引脚为低电平；电压检测模块连接于控制器的电源引脚与块存储器件的写保护引脚之间，用于当检测到控制器的电源引脚电压低于预设阀值时，控制块存储器件的写保护引脚为低电平。从以上技术方案可以看出，本实用新型实施例提供的一种块存储保护电路具有以下优点在突然掉电，或CPU处于不可知状态时，控制块存储器件的写保护引脚一直为低电平，保证了其内部的内容不被损坏。
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中的一种块存储保护电路； 图2为本实用新型实施例提供的一种块存储保护电路。
具体实施方式
本实用新型实施例提供了一种块存储保护电路，用于在突然掉电，或CPU处于不可知状态时，保证了块存储器件内部的内容不被损坏。下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。以下分别进行详细说明。本实用新型实施例提供了一种块存储保护电路，请参见图2，包括 复位模块10和电压检测模块20 ；复位模块10将控制器30的复位引脚与块存储器件40的写保护引脚相连接，用于当控制器30复位时，控制块存储器件40的写保护引脚为低电平；电压检测模块20连接于控制器30的电源引脚与块存储器件40的写保护引脚之间，用于当检测到控制器30的电源引脚电压低于预设阈值时，控制块存储器件40的写保护引脚为低电平。具体地说，本实施例中的块存储器件40可以为NAND FLASH块存储器件。其中，块存储器件NAND FLASH的写保护引脚，即WP引脚与控制器30的复位引脚相连，以组成复位模块，用于当控制器30复位时，NAND FLASH也处于写保护状态，即无法对NAND FLASH进行写操作，保证其内部的内容不被损坏。复位模块10用于避免了当复位RESET信号发生作用，CPU处于不可控状态时，WP引脚有可能是高电平而导致数据线有可能会造成NAND FLASH内部数据的损坏的问题。另外，电压检测模块20连接于控制器30的电源引脚与块存储器件40的写保护引脚之间。在某些实施方式中，电压检测模块20连接于控制器30的电源引脚与块存储器件40的写保护引脚之间，如图2所示，即电压检测模块20连接于电源Vccl与存储器件40的写保护引脚之间。其中，电压检测模块20中可以包括一电压监测芯片，用于监控电源Vccl电压的变化，也可以说是，监控WP引脚的电压，当电源Vccl断电时，由于电压不会马上消失，而是一个从有到无的过渡过程。因此当电压低到一定程度时，在本实施例中，可以说是低于一预设阈值时，电压监测芯片输出低电平，使NAND FLASH处于写保护状态。电压检测模块20用于避免当Vccl突然掉电时，电压会有一个从有到无变低的过程，即WP引脚上的电压也是会从高到低，如果数据线上有数据，就会造成NAND FLASH数据损坏的问题。可以理解的是，一般地，控制器对NAND FLASH进行正常的读操作和写操作，以及其它控制；NAND FLASH是一种块存储设备，用来保存数据或代码，由控制器对其进行控制，如对其写保护引脚进行控制，以达到在不希望更改NAND FLASH内容时，对其内容进行保护。本实用新型实施例提供的一种块存储保护电路，在突然掉电，或CPU处于不可知状态时，控制块存储器件的写保护引脚一直为低电平，保证了其内部的内容不被损坏。以上对本实用新型所提供的一种块存储保护电路进行了详细介绍，对于本领域的 一般技术人员，依据本实用新型实施例的思想，在具体实施方式
及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。
权利要求1.一种块存储保护电路，其特征在于，包括 复位模块和电压检测模块； 所述复位模块将控制器的复位引脚与块存储器件的写保护引脚相连接，用于当控制器复位时，控制所述块存储器件的写保护引脚为低电平； 所述电压检测模块连接于所述控制器的电源引脚与所述块存储器件的写保护引脚之间，用于当检测到所述控制器的电源引脚电压低于预设阀值时，控制所述块存储器件的写保护引脚为低电平。
2.根据权利要求I所述电路，其特征在于 所述块存储器件为NAND FLASH块存储器件。
3.根据权利要求I所述电路，其特征在于 所述电压检测模块包括电压监测芯片，所述电压监测芯片用于监控电源电压的变化。
专利摘要本实用新型实施例公开了一种块存储保护电路，用于在突然掉电，或CPU处于不可知状态时，保证了块存储器件内部的内容不被损坏。本实用新型实施例包括复位模块和电压检测模块；复位模块将控制器的复位引脚与块存储器件的写保护引脚相连接，用于当控制器复位时，控制块存储器件的写保护引脚为低电平；电压检测模块连接于控制器的电源引脚与块存储器件的写保护引脚之间，用于当检测到控制器的电源引脚电压低于预设阀值时，控制块存储器件的写保护引脚为低电平。
文档编号G06F12/16GK202486769SQ20112057314
公开日2012年10月10日 申请日期2011年12月31日 优先权日2011年12月31日
发明者蔡晓峰 申请人:深圳市凌启电子有限公司