复位电路及浮地终端的制作方法

本发明涉及终端设备技术领域，尤其涉及一种复位电路及浮地终端。

背景技术：

目前，对于所有终端来说，为了确保整个系统稳定可靠的工作，复位电路是不可缺少的。以浮地终端为例，浮地终端是指该终端的接地端悬浮接地，即该终端中电路的地端与大地无导体连接。一般浮地终端常采用复位芯片的方式来完成系统的复位，但当接收到高电平复位信号时，产生的静电瞬时脉冲很容易耦合到复位信号线上，导致浮地终端复位重启，严重的甚至会出现浮地终端死机的现象。因此，复位电路的静电干扰问题，大大降低了复位电路的稳定性及可靠性。

技术实现要素：

本发明的主要目的在于提供一种复位电路及浮地终端，旨在提高复位电路的稳定性及可靠性。

为实现上述目的，本发明提供了一种复位电路，所述复位电路包括复位芯片、第一rc电路和第二rc电路，所述复位芯片的复位引脚与所述第一rc电路的吸收端连接，所述第一rc电路的电源端接收输入电源信号，所述复位芯片的复位引脚还与所述第二rc电路的吸收端连接，所述第二rc电路的接地端接地，所述复位芯片的复位引脚作为所述复位电路的复位信号输出端输出复位信号；

所述第一rc电路和第二rc电路用于消除正负向静电辐射及泄放正负向积累电荷。

可选地，所述第一rc电路包括第一退偶电容和第一电阻，所述第一退偶电容与所述第一电阻并联，所述第一退偶电容和所述第一电阻连接的第一节点为吸收端，所述第一退偶电容和所述第一电阻连接的第二节点为电源端；

所述第一退偶电容用于消除正负向静电辐射，所述第一电阻用于泄放正 负向积累电荷。

可选地，所述第一退偶电容为0.01uf电容，所述第一电阻为10kω电阻。

可选地，所述第二rc电路包括第二退偶电容和第二电阻，所述第二退偶电容与所述第二电阻并联，所述第二退偶电容和所述第二电阻连接的第一节点为吸收端，所述第二退偶电容和所述第二电阻连接的第二节点为接地端；

所述第二退偶电容用于消除正负向静电辐射，所述第二电阻用于泄放正负向积累电荷。

可选地，所述第二退偶电容为0.01uf电容，所述第二电阻为1kω电阻。

可选地，所述复位电路还包括限流电阻，所述限流电阻的一端与所述复位芯片的复位引脚连接，所述限流电阻的另一端作为所述复位电路的复位信号输出端输出复位信号。

可选地，所述复位电路还包括滤波电容，所述滤波电容的一端连接至所述复位芯片的电源引脚，所述滤波电容的另一端接地。

此外，为实现上述目的，本发明还提供了一种浮地终端，所述浮地终端包括上述结构的复位电路。

可选地，所述浮地终端为机顶盒。

可选地，所述机顶盒包括主控芯片，所述主控芯片的复位引脚与所述复位电路的复位信号输出端连接。

本发明实施例的复位电路包括复位芯片、第一rc电路和第二rc电路，其中，复位芯片的复位引脚分别与第一rc电路的吸收端、第二rc电路的吸收端连接，复位芯片的复位引脚作为复位电路的复位信号输出端输出复位信号。从而通过第一rc电路和第二rc电路消除正负向静电辐射及泄放正负向积累电荷，解决了复位电路的静电干扰问题，提高了复位电路的稳定性及可靠性。

附图说明

图1为本发明复位电路的模块示意图；

图2为本发明复位电路的电路结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面将结合本发明实施例中的附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。

需要说明，本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。因此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

如图1所示，示出了本发明一种复位电路的模块示意图，该复位电路包括复位芯片10、第一rc电路20和第二rc电路30，其中，复位芯片10的复位引脚reset与第一rc电路10的吸收端连接，第一rc电路10的电源端接收输入电源信号，复位芯片10的复位引脚还与第二rc电路30的吸收端连接，第二rc电路30的接地端接地，复位芯片10的复位引脚作为复位电路的复位信号输出端输出复位信号。

本实施例中，复位电路的应用场合可根据实际需要进行设置，例如，该复位电路可应用于浮地终端，该浮地终端的接地端裸露在外，浮地终端中电路的地端与大地无导体连接。浮地终端包括主控芯片，主控芯片的复位引脚与复位电路的复位信号输出端连接，以下将以复位电路接收到高电平复位信号为例，对高电平复位信号的静电防护方法进行详细说明。

对于浮地终端，当电路板受到静电磁场的辐射时，部分磁场能量就会通过微带线耦合到电路板上复位电路中的复位芯片与主控芯片之间的复位信号线，由于电路板没有快速及有效的泄放电场能量的途径，电场能量会累积到电路板上，导致地平面或电源平面之间的电平信号发生变化，当该电平信号变化的持续时间超过电路板上复位芯片的复位引脚的最小脉宽时，就会引起电路板上主控芯片复位，浮地终端重启，因此，需要为复位电路的静电辐射寻求快速的泄放通道，从而减少复位电路的静电干扰，本发明通过利用双rc电路解决复位电路抗静电辐射干扰问题。

具体地，对于高电平复位的信号线很容易受到外界静电辐射的干扰，本发明在复位芯片10的复位引脚连接的复位信号线上添加rc电路，来提供外界静电辐射干扰的耦合泄放通路。复位芯片10的复位引脚reset作为复位电路的复位信号输出端，该复位信号输出端可连接主控芯片，也可连接需要进行复位的其他复位系统，以下将以复位信号输出端连接主控芯片为例进行说明。通过在复位芯片10与主控芯片之间的复位信号线上加上第一rc电路和第二rc电路的保护电路，第一rc电路用于消除正向或负向静电辐射及泄放正向或负向积累电荷，同样地，第二rc电路用于消除正向或负向静电辐射及泄放正向或负向积累电荷，从而可以有效的减小静电辐射对复位信号的影响。

本发明实施例的复位电路包括复位芯片、第一rc电路和第二rc电路，其中，复位芯片的复位引脚分别与第一rc电路的吸收端、第二rc电路的吸收端连接，复位芯片的复位引脚作为复位电路的复位信号输出端输出复位信号。从而通过第一rc电路消除正向静电辐射及泄放正向积累电荷，以及通过第二rc电路消除负向静电辐射及泄放负向积累电荷，解决了复位电路的静电干扰问题，提高了复位电路的稳定性及可靠性。

进一步地，如图2所示，示出了本发明复位电路的电路结构示意图，以下结合图2对本发明利用双rc电路如何解决复位电路抗静电辐射干扰问题进行详细的说明。在上述复位电路中，第一rc电路20包括第一退偶电容c1和第一电阻r1，其中，第一退偶电容c1与第一电阻r1并联，第一退偶电容c1和第一电阻r1连接的第一节点为吸收端，该吸收端与复位芯片的复位引 脚reset连接，第一退偶电容c1和第一电阻r1连接的第二节点为电源端，该电源端连接电源信号vcc，该电源信号vcc可为3.3v，也可根据具体情况而灵活设置。可选地，第一退偶电容c1为0.01uf电容，第一退偶电容c1用于消除正向或负向静电辐射，第一电阻为10kω电阻r1，第一电阻用于泄放正向或负向积累电荷。

进一步地，第二rc电路30包括第二退偶电容c2和第二电阻r2，其中，第二退偶电容c2与第二电阻r2并联，第二退偶电容c2和第二电阻r2连接的第一节点为吸收端，该吸收端与复位芯片的复位引脚reset连接，第二退偶电容c2和第二电阻r2连接的第二节点为接地端，该接地端用于接地。可选地，第二退偶电容c2为0.01uf电容，第二退偶电容c2用于消除正向或负向静电辐射，第二电阻r2为1kω电阻，第二电阻r2用于泄放正向或负向积累电荷。

假设主控芯片识别的io口高电平是0.7*vcc，当复位电路的复位信号线上高电平复位一旦达到0.7*vcc这个电平保持一定时间就会引起主控芯片复位。复位电路在正常工作情况下，电路上电时，会对第一退偶电容c1和第二退偶电容c2均有一个充电过程，例如，第一退偶电容c1会充电得到10/11*vcc，第二退偶电容c2会充电到1/11*vcc。一旦vcc超过复位芯片的门槛电平，复位芯片会输出一个vcc的跟随电压并保持一定时间段后拉低。在它保持的高电平的这段时间内会使主控芯片复位，当高电平变低电平后主控芯片正常工作。以下将本发明复位电路的工作原理进行详细说明。

具体地，由于复位电路受到静电辐射场的能量主要集中在20mhz～50mhz的频率范围内，而介质材料为x7r，封装为0805的0.01uf电容，其谐振频率在50mhz左右，因此，可选地，本发明选用x7r材质0805封装的0.01uf电容作为吸收静电辐射的退偶电容。由于静电辐射场包含正负双向辐射，因此，需要对复位电路的电源端和地端均添加退偶电容，即上述采用0.01uf的第一退偶电容c1消除正向或负向静电辐射，采用0.01uf的第二退偶电容c2消除正向或负向静电辐射。

另外，由于接触放电是在浮地终端的金属部位进行的连续单次放电，随着放电次数的增加，浮地终端内电路板上的电荷不断累积，只在复位电路的电源端与地端分别添加退偶电容很容易出现电荷饱和现象，导致电路板上累 积的电荷无法及时泄放。因此，基于解决累积电荷的泄放问题，又分别在复位电路的电源端添加10kω电阻，在地端添加1kω电阻，为累积电荷提供正负双向泄放通路。即上述采用10kω的第一电阻r1并联在第一退偶电容c1的两端用于泄放正向或负向积累电荷，采用1kω的第二电阻r2并联在第二退偶电容c2的两端用于泄放正向或负向积累电荷。

进一步地，对于复位电路的复位信号线上接收到高电平复位信号，当复位电路对与复位芯片的复位引脚所连接的主控芯片完成复位动作后，高电平复位信号恢复为低电平信号，第一电阻r1和第二电阻r2这两个电阻的添加还起到了钳位电压的作用。例如，第一退偶电容c1和第一电阻r1连接的第二节点为电源端，当该电源端连接电源信号vcc为3.3v的电源时，第一电阻r1和第二电阻r2可把与复位芯片10连接的复位引脚所连接的主控芯片的复位引脚处的电压钳位在0.3v左右，从而减少了主控芯片接收到的复位信号受外界干扰信号的影响。

以下将以静电枪正向及负向静电耦合到复位信号线上为例，对复位电路释放正负电荷的工作原理进行详细说明。需要说明的是，上述复位电路释放正电荷主要包括三个过程：第一个过程是静电枪正向静电耦合到复位信号线上；第二个过程是向地端和向电源端迅速释放正电荷，由于电容也是有阻抗的，因此第一退偶电容c1和第二退偶电容c2会有正电荷积累，在静电枪以固定频率连续打的情况下，第一退偶电容c1和第二退偶电容c2的正电荷积累需要有第三个过程的释放才能满足电压不超过0.7*vcc的要求；第三个过程是在间隔的静电枪时间间隔里，第一退偶电容c1和第二退偶电容c2分别迅速向第一电阻r1和第二电阻r2放电，释放正电荷减小电压到正常工作情况下的分压值。

上述复位电路释放负电荷主要包括三个过程：第一个过程是静电枪负向静电耦合到复位信号线上；第二个过程是向地端和向电源端迅速释放负电荷，由于电容也是有阻抗的，因此第一退偶电容c1和第二退偶电容c2会有负电荷积累，在静电枪以固定频率连续打的情况下，第一退偶电容c1和第二退偶电容c2的负电荷积累需要有第三个过程的释放才能使电容电压对地不低于主控芯片的最大容忍电压；第三个过程是在间隔的静电枪时间间隔里，第一退偶电容c1和第二退偶电容c2分别迅速向第一电阻r1和第二电阻r2放电， 释放负电荷，并接受直流电源供电充到正常工作情况下的分压值。

本实施例中，复位电路对地端连接第二rc电路30，不仅实现了通过第二退偶电容c1泄放积累电荷，而且还增加了通过第二电阻r2进行放电的环节，避免电荷累加形成电压。同时该复位电路不但对地端连接第二rc电路30，而且对电源端也连接了第一rc电路20，从而可以充分利用电源平面来放电，增加放电的面积及放电速度。另外，第一电阻r1和第二电阻r2组成的分压电路在放电后快速钳位，减少了主控芯片接收到的复位信号受外界干扰信号的影响。

本实施例针对静电放电容易耦合到复位电路的复位信号线上导致复位系统复位不稳定的问题，提供了复位电路中复位芯片的电路连接方式，可以对高电平复位信号起到有效的静电防护作用。该复位电路结构简单，成本低廉，不但实现了系统复位的基本功能，而且避免了复位信号受静电脉冲的影响，提高了复位电路对复位系统进行复位的稳定性及可靠性。

进一步地，在图2中，上述复位电路还包括限流电阻r3，该限流电阻r3的一端与复位芯片10的复位引脚reset连接，限流电阻r3的另一端作为复位电路的复位信号输出端输出复位信号。可选地，在不影响复位电路正常复位的前提下，在复位信号线上串联的限流电阻r3为100ω的电阻，起到一定的限流作用。复位电路还包括滤波电容c3，该滤波电容c3的一端连接至复位芯片10的电源引脚vcc，滤波电容c3的另一端接地gnd，滤波电容c3用于对复位电路中复位芯片10输入的电源信号进行滤波，减少干扰信号的影响。

对应地，提出了本发明一种浮地终端，该浮地终端包括上述结构的复位电路，浮地终端的类型可根据实际需要进行设置，例如，该浮地终端为机顶盒，机顶盒包括主控芯片，主控芯片的复位引脚与上述复位电路的复位信号输出端连接，以通过该复位电路对机顶盒内电路板上的主控芯片进行复位。该机顶盒可为两层板的浮地终端，其体积小，功能全，板上元器件密集，主控芯片复位是高电平有效。为了减小静电放电对机顶盒内主控芯片复位信号的影响，在复位芯片与主控芯片之间的复位信号线上加上第一rc电路20和 第二rc电路30，可以有效的减小静电辐射对复位信号的影响。该复位电路的工作原理及实现方式可参照图1和图2及其上述对应的实施例，包含了其中的所有技术特征，在此不作赘述。

本发明浮地终端实施例中，由于具有上述结构的复位电路，该复位电路包括复位芯片10、第一rc电路20和第二rc电路30，其中，复位芯片10的复位引脚分别与第一rc电路20的吸收端、第二rc电路30的吸收端连接，复位芯片10的复位引脚作为复位电路的复位信号输出端输出复位信号。从而通过第一rc电路20和第二rc电路30消除正向或负向静电辐射及泄放正向或浮向积累电荷，解决了复位电路的静电干扰问题，提高了复位电路的稳定性及可靠性。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。