1.一种复位电路，用于接收时钟信号和多个复位请求信号，其特征在于，包括：
复位发生电路，包括第一输入端和第一输出端，用于根据所述时钟信号和第一复位请求信号，产生第一复位信号；
同步释放电路，其和所述复位发生电路的第一输出端连接，根据所述第一复位信号和所述时钟信号，延时输出用于对后级电路进行复位的第二复位信号，并且所述复位发生电路根据所述第二复位信号停止输出所述第一复位信号；
复位源标志电路，其和所述复位发生电路的第一输入端连接，用于根据所述第一复位请求信号和所述时钟信号，产生复位源标志信号。
2.根据权利要求1所述的复位电路，其特征在于，所述复位电路还包括：
复位源标志清除电路，包括第二输入端和第二输出端，所述第二输入端用于接收标识清除请求信号，所述第二输出端和所述复位源标志电路连接，所述复位源标志清除电路用于根据所述标识清除请求信号和所述时钟信号，通过所述第二输出端向所述复位源标志电路发送标识清除信号，以使所述复位源标志电路清除所述复位源标志信号。
3.根据权利要求2所述的复位电路，其特征在于，所述复位电路还包括：
时钟门控电路，用于接收时钟关断信号和所述时钟信号，关断所述复位源标志电路的时钟信号的输入，以保持所述复位源标志电路的复位源标志信号。
4.根据权利要求3所述的复位电路，其特征在于，所述复位发生电路包括第一D型触发器和第二D型触发器；
所述第一D型触发器包括第一D输入端、第一时钟输入端及第一非Q输出端；
所述第二D型触发器包括第二D输入端、第二时钟输入端及第二Q输出端；
所述第一D输入端用于接收所述第一复位请求信号，所述第一时钟输入端用于接收所述时钟信号，所述第一非Q输出端和所述第二D输入端连接，所述第二时钟输入端用于接收所述时钟信号，所述第二Q输出端输出第一复位信号。
5.根据权利要求3所述的复位电路，其特征在于，所述复位发生电路包括第一D型触发器、第二D型触发器及反相电路；
所述第一D型触发器包括第一D输入端、第一时钟输入端及第一非Q输出端；
所述第二D型触发器包括第二D输入端、第二时钟输入端及第二Q输出端；
所述反相电路包括反相输入端和反相输出端；
所述第一D输入端用于接收所述第一复位请求信号，所述第一时钟输入端用于接收所述时钟信号，所述第一非Q输出端和所述第二D输入端连接，所述反相输入端用于接收时钟信号，所述反相输出端和所述第二时钟输入端连接，所述第二Q输出端输出第一复位信号。
6.根据权利要求4或5所述的复位电路，其特征在于，所述同步释放电路包括第三D型触发器、第四D型触发器及第一与门电路；
所述第三D型触发器包括第三D输入端、第三时钟输入端、第三Q输出端及第三清零端；
所述第四D型触发器包括第四D输入端、第四时钟输入端、第四Q输出端及第四清零端；
所述第一与门电路包括第一与门输入端、第二与门输入端及第一与门输出端；
所述第一D型触发器还包括第一清零端，所述第二D型触发器还包括第二置位端；
所述第三D输入端用于接收预设电平信号，所述第三Q输出端和所述第四D输入端连接，所述第三时钟输入端和所述第四时钟输入端均用于接收所述时钟信号，所述第三清零端和所述第四清零端均与所述第一与门输出端连接，所述第四Q输出端用于输出所述第二复位信号，并且所述第四Q输出端分别与所述第一清零端和所述第二置位端连接；
所述第一与门输入端用于接收所述第一复位信号，所述第二与门输入端用于接收第二复位请求信号，所述第一与门电路将所述第一复位信号和所述第二复位请求信号进行与门逻辑运算。
7.根据权利要求6所述的复位电路，其特征在于，所述复位源标志电路包括第五D型触发器；
所述第五D型触发器包括第五D输入端和第五Q输出端；
所述第五D输入端用于接收所述第一复位请求信号，所述第五Q输出端用于输出所述复位源标志信号。
8.根据权利要求7所述的复位电路，其特征在于，所述复位源标志清除电路包括第六D型触发器和第二与门电路；
所述第六D型触发器包括第六D输入端、第六时钟输入端、第六非Q输出端及第六清零端；
所述第二与门电路包括第三与门输入端、第四与门输入端及第二与门输出端；
所述第五D型触发器还包括第五清零端；
所述第六D输入端用于接收预设电平信号，所述第六时钟输入端用于接收所述时钟信号，所述第六非Q输出端和所述第三与门输入端连接，所述第六清零端和所述第四Q输出端连接，所述第四与门输入端用于接收第二复位请求信号，所述第二与门输出端和所述第五清零端连接。
9.根据权利要求8所述的复位电路，其特征在于，
所述时钟门控电路包括使能端、第七时钟输入端及时钟输出端；
所述第五D型触发器还包括第五非Q输出端和第五时钟输入端；
所述使能端和所述第五非Q输出端连接，所述第七时钟输入端用于接收时钟信号，所述时钟输出端和所述第五时钟输入端连接。
10.一种电子设备，其特征在于，包括如权利要求1至9任一项所述的复位电路。