本发明有关于时序分析与诊断，尤指有关于用以提升一集成电路设计的时序性能的方法。
背景技术：
：：电子设计自动化合成工具(edatools)为当今半导体设计发展的重要辅助工具。在强调高效能电路设计的今日，电子设计自动化合成工具除了协助芯片设计者处理百万数量以上的晶体管外，更需要随着半导体制程技术及制作流程的演进，导入适当的演算法以提升电路效能同时降低产品开发成本。在设计实现过程中，在映射后需要对一个设计的实际功能块的延时和估计的布线延时进行时序分析，而在布局布线后，也要对实际布局布线的功能块延时和实际布线延时进行时序分析。传统的eda工具可以提供关键路径的时序报告。然而，传统eda工具仅能提供关键路径的时序报告供设计者参考，不能给出时序性能无法提升的原因，不能给出优化建议，当电路需要进行优化时，设计者需要人工逐条分析原因并进行手动修改优化，因此耗费大量时间与人力。因此，需要一种能自动分析时序无法提升原因并给出优化建议的方法。技术实现要素：有鉴于此，本发明提供一种用以提升集成电路设计的时序性能的方法及其相关数据处理系统。本发明的一实施例提供一种用以提升一集成电路设计的时序性能的方法，上述方法包括下列步骤：设定关于时序性能的多个既定参数及其对应参考指标；取得关于上述集成电路设计的一时序分析报告，其中上述集成电路设计包括多个路径且上述时序分析报告包括每一上述路径的一时序信息；根据上述时序信息，从上述路径中决定至少一关键路径；撷取上述至少一关键路径的上述既定参数的多个参数值，并根据上述参数值与上述对应参考指标，决定多个异常参数；根据上述异常参数，产生一诊断结果；以及根据上述诊断结果，产生一优化建议信息，从而根据上述优化建议信息提升上述至少一关键路径的时序性能。本发明另一实施例提供一种数据处理系统，至少包括一储存单元以及一处理器。储存单元用以储存关于时序性能的多个既定参数及其对应参考指标。处理器耦接于储存单元，用于取得关于一集成电路设计的一时序分析报告，其中上述集成电路设计包括多个路径且上述时序分析报告包括每一上述路径的一时序信息，根据上述时序信息，从上述路径中决定至少一关键路径，撷取上述至少一关键路径的上述既定参数的多个参数值，并根据上述参数值与上述对应参考指标，决定多个异常参数，根据上述异常参数，产生一诊断结果；以及根据上述诊断结果，产生一优化建议信息，从而根据上述优化建议信息提升上述至少一关键路径的时序性能。本发明的上述方法可经由本发明的装置或系统来实施，其为可执行特定功能的硬件或固件，亦可以通过程序码方式收录于一纪录介质中，并结合特定硬件来实施。当程序码被电子装置、处理器、计算机或机器载入且执行时，电子装置、处理器、计算机或机器变成用以实行本发明的装置或系统。附图说明图1为根据本发明实施例的数据处理系统的硬件架构示意图。图2为根据本发明实施例的数据处理系统的软件架构示意图。图3显示本发明一实施例的用以提升集成电路设计的时序性能的方法的流程图。图4显示本发明另一实施例的用以提升集成电路设计的时序性能的方法的流程图。图5a为根据本发明实施例的优化工具分析参数提取的示意图。图5b为根据本发明实施例的优化工具分析参数与参考指标的分析数据示意图。图5c为根据本发明实施例的优化工具分析参数的分析数据示意图。图6为根据本发明实施例的逻辑设计分析参数的分析数据示意图。图7为根据本发明另一实施例的优化工具分析参数的示意图。其中，附图中符号的简单说明如下：100～数据处理系统；110～储存装置；120～处理器；130～显示装置；210～关键路径撷取模块；220～参数撷取模块；230～优化建议信息产生模块；s302、s304、s306、s308、s310～步骤；s402、s404、s406、s408、s410、s412、s414、s416～步骤；以及502、504、512、514、602、604、606～参数数据。具体实施方式为让本发明的目的、特征和优点能更明显易懂，特举出下文实施例，并配合所附图式，作详细说明如下。注意的是，本章节所叙述的实施例目的在于说明本发明的实施方式而非用以限定本发明的保护范围，任何熟悉此项技术的人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当权利要求书所界定的为准。应理解下列实施例可经由软件、硬件、固件或上述的任意组合来实现。本发明实施例提供一种数字集成电路设计中关键路径时序性能参数提取、原因诊断与优化建议的自动化方法，可自动从时序报告以及数据库中提取所需参数，进而自动诊断关键路径时序性能无法提升的原因，找出时序性能提升瓶颈并自动给出优化建议。图1显示根据本揭露一实施例的数据处理系统100的硬件架构示意图。于一些实施例中，数据处理系统100可为桌上型计算机、一体成型(all-in-one，aio)计算机、一般笔电、触控笔电或一可携式装置或手持装置，例如是数字个人助理(pda)、智能手机(smartphone)、平板计算机(tablet)、移动电话、移动互联网装置(mobileinternetdevice,mid)、笔记型计算机、车用计算机、数字相机、数字介质播放器、游戏装置或任何类型的移动计算装置，然而，本领域技术人员应可理解本发明并不限于此。如图1所示，数据处理系统100的硬件架构可至少包括储存装置110、处理器120以及显示装置130。储存装置110为非暂态(non-transitory)的计算机可读取储存介质，可为非易失性储存介质(例如：只读存储器(read-onlymemory，rom)、闪存(flashmemory)、硬盘、光盘等)、易失性储存介质(例如：随机存取存储器(radomaccessmemory，ram))或两者的任意组合，用以储存相关数据，例如运算过程中的中间数据及执行结果数据等。储存装置110也可用以储存可供处理器120执行的指令集及/或程序码程序模块。一般而言，程序模块包含常序(routines)、程序(program)、物体(object)、元件(component)等。储存装置110还可储存有所需的各项数据，例如：各参数及其参考指标以及包括各项参考优化建议的知识库等等。其中，上述参数为可能对时序性能造成影响的参数集合，而知识库则包括各种异常原因所对应的一组参考优化建议。于本发明中，可事先根据经验统计出可能影响时序性能的众多参数，并且根据各参数所表示的异常原因，根据以往设计经验或经由机器学习提出解决异常原因的可行方案作为参考优化建议，以建构产生上述知识库。具体的参数及其参考指标、以及参考优化建议的细节请参见以下的实施例的说明。处理器120耦接至储存装置110与显示装置130，可从储存装置110中载入并执行指令集及/或程序码，以控制储存装置110与显示装置130的运作来执行本发明所述的用以提升时序性能的方法。处理器120可为通用处理器、微处理器(micro-controlunit，mcu)、图形处理器(graphicsprocessingunit,gpu)或数字信号处理器(digitalsignalprocessor，dsp)等，用以提供数据分析、处理及运算的功能。上述用以提升时序性能的方法包括以下步骤：取得一电路设计的一时序分析报告、依序抓取时序分析报告中的各关键路径的对应异常参数，并根据各异常参数对应的异常原因，产生相应的优化建议信息，从而通过优化建议信息提升各关键路径的时序性能，其细节将于后进行说明。本领域技术人员当可理解，处理器120中的电路逻辑通常可包括多个晶体管，用以控制该电路逻辑的运作以提供所需的功能及作业。更进一步的，晶体管的特定结构及其之间的连结关系通常是由编译器所决定，例如：寄存器转移语言(registertransferlanguage，rtl)编译器可由处理器所运作，将类似组合语言码的指令档(script)编译成适用于设计或制造该电路逻辑所需的形式。显示装置130可显示相关数据，例如是文字、图形、接口及/或各种信息如显示或呈现结果等。显示装置130可用以呈现结果的画面，例如：液晶显示器(lcd)。应理解的是，于一些实施例中，显示装置130结合触碰感应装置(未显示)的屏幕。触控感应装置具有一触控表面，其包括至少一维度的感测器以侦测靠近或在触控表面上的一输入工具如手指或触控笔等在其表面上的接触及动作。因此，使用者可通过显示装置130来进行触控输入命令或信号。当可理解的是，图1所示的元件仅用以提供一说明的范例，并非用以限制本发明的保护范围。举例来说，虽未绘示，数据处理系统100还可进一步包括其他功能单元，例如：一或多个按钮、键盘、鼠标、触碰板、视频镜头、麦克风、以及/或喇叭等，用以作为人机接口与使用者互动，且本发明不在此限。图2显示根据本发明实施例的数据处理系统100的软件架构图。数据处理系统100的软件架构包括一关键路径撷取模块210、一参数撷取模块220以及一优化建议信息产生模块230。关键路径撷取模块210、参数撷取模块220以及优化建议信息产生模块230可被储存于数据处理系统100的储存装置110(例如：存储器)中，并且可被数据处理系统100的处理器120于适当时机载入并执行本发明的用以提升时序性能的方法。明确来说，处理器120可通过控制关键路径撷取模块210、参数撷取模块220以及优化建议信息产生模块230的运作来执行本发明的用以提升时序性能的方法。具体来说，处理器120可通过关键路径撷取模块210，接收关于一电路设计的一时序分析报告，再根据时序分析报告中的多条路径的时序相关信息，决定一或多条关键路径，通过参数撷取模块220撷取各关键路径的所有参数，并将所有参数的参数值逐一与其对应的参考指标进行比对，判断出存在异常的异常参数，并通过优化建议信息产生模块230，将上述的异常参数视为阻碍时序性能提升的原因，再一一根据上述原因产生对应的优化建议信息，从而提升各关键路径的时序性能。参数撷取模块220可先根据经验与建模决定可能影响时序的各种参数作为上述既定参数，并以各既定参数的合理数值范围作为该参数值的对应参考指标。举例来说，由于根据经验可知，路径线长过长可能会导致时序性能无法进一步提升，因此可将表示一路径的实际总线长的总线长数据作为其中一既定参数，并以总线长的合理数值范围作为其参考指标，例如可设定从该路径的一起始点与终止点之间的最短走线长度作为参考线长，并以实际线长与参考线长的比例作为参考指标。优化建议信息产生模块230可以根据各异常参数所对应的异常原因，从储存装置110的知识库中找出对应的一组参考优化建议，并利用上述参考优化建议，产生所述优化建议信息。可理解的是，上述各元件或模块为一具有对应功能的装置，可具有适当的硬件电路或元件以执行对应功能，然而，该装置并不以具有实体为限，其亦得为一虚拟的具有对应功能的程序、软件，或是具有处理、运行该程序、软件能力的装置。而上述各元件运作的方式，可进一步的参阅以下对应的方法的说明。图3显示本发明一实施例的用以提升集成电路设计的时序性能的方法的流程图。请同时参照图1、图2与图3。根据本发明实施例的用以提升集成电路设计的时序性能的方法可以适用于一数据处理系统，举例来说，可适用于图1的数据处理系统100并由处理器120加以执行。于此实施例中，假设储存装置110已预先设定了关于时序性能的多个既定参数及其对应参考指标。首先，如步骤s302，处理器120取得关于一待分析集成电路设计的一时序分析报告，其中集成电路设计包括多个路径且时序分析报告包括每一路径的一时序信息。于一实施例中，时序分析报告可由一eda工具所提供，而处理器120可接收eda工具所产生的时序分析报告。于另一实施例中，处理器120可还包括上述eda工具，因此处理器120可产生上述时序分析报告。于取得时序分析报告之后，如步骤s304，处理器120根据每一路径的时序信息，从所有路径中决定至少一关键路径。明确来说，时序分析报告中包括多条路径的时序信息，处理器120可将时序分析报告中的所有路径的时序信息与包含预设时序目标的预设标准时序信息进行比对，并根据比对结果以及一判断准则判断出关键路径。于一实施例中，当某一路径的时序信息不满足上述预设时序目标时便可将该路径视为一关键路径。于另一实施例中，当某一路径的时序信息不满足上述预设时序目标且超过一指定范围时才将该路径视为一关键路径，但本发明并不限于此。接着，如步骤s306，处理器120撷取至少一关键路径的多个既定参数的参数值，并根据参数值与其对应参考指标，决定多个异常参数。于一实施例中，既定参数可包括一第一参数且处理器120根据既定参数的参数值与对应参考指标，决定上述异常参数的步骤还包括：比对第一参数的一第一参数值是否超过第一参数的一第一对应参考指标，若是，决定第一参数为异常参数。相反地，若第一参数的第一参数值未超过第一参数的第一对应参考指标，第一参数可视为正常参数，因此可被排除。明确来说，处理器120可先根据经验与建模决定可能影响时序的众多参数，并以各参数的合理数值范围作为该参数值的对应参考指标，再一一将各参数的参数值与对应参考指标进行对比，判断各参数是否存在异常，进而得到上述异常参数。上述参数包括(但不限于)以下至少一者：一总线长数据、一前后级逻辑级数差值数据、一过渡时间数据、一单元密度数据、一布线阻塞程度数据、一时钟偏差数据、一片上波动数据、一串扰延时数据、以及一最大驱动能力单元比例数据等。举例来说，由于根据经验可知，路径线长过长可能会导致时序性能无法进一步提升，因此可以该路径的总线长作为其中一参数，并以总线长的合理数值范围作为其参考指标。于一实施例中，上述参数可至少包括一工艺库分析参数、一逻辑设计分析参数以及一优化工具分析参数，其中工艺库分析参数与集成电路设计的所用工艺库特性有关，逻辑设计分析参数与集成电路设计的逻辑设计有关，优化工具分析参数与一eda工具有关。举例来说，工艺库分析参数可为最大驱动能力单元比例数据，逻辑设计分析参数可为前后级逻辑级数差值数据，优化工具分析参数可为总线长数据、过渡时间数据等，但不限于此。其中，关键路径中最大驱动能力单元比例过大说明工艺库不够完备，缺少更大驱动能力的单元。于决定所有可能异常参数之后，如步骤s308，处理器120根据上述可能异常参数，产生一诊断结果，之后，如步骤s310，处理器120根据上述诊断结果，产生一优化建议信息。于一些实施例中，异常参数包括一第一参数(例如：总线长数据)，上述参数包括上述第一参数以及关联上述第一参数的多个第二参数(例如：单元密度数据以及布线阻塞程度数据等)，则处理器120根据上述异常参数，产生上述诊断结果的步骤还包括处理器120产生对应上述第二参数的多个分析信息，以及根据上述分析信息，产生相应上述第一参数的上述诊断结果。于一实施例中，异常参数可为一工艺库分析参数且处理器120可根据上述工艺库分析参数，产生基于集成电路设计的工艺库优化的优化建议信息。于另一实施例中，异常参数可为一逻辑设计分析参数且处理器120可根据上述逻辑设计分析参数，产生基于集成电路设计的逻辑设计优化的优化建议信息。于又一实施例中，异常参数可为一优化工具分析参数且处理器120可根据上述优化工具分析参数，产生基于eda工具角度的优化建议信息。明确来说，于步骤s308与步骤s310中，处理器120可进一步分析异常参数相关的各种参数，确定阻碍时序性能提升的原因，并根据找出的原因从知识库中找出对应或相似的一组参考优化建议来产生优化建议信息，从各方面如优化设计、改进工艺库、指导工具优化等方面自动给出相应的优化建议，而设计者便可根据上述优化建议信息调整各关键路径的设计，使其符合参考指标，从而提升整体集成电路设计的时序性能。图4显示本发明另一实施例的用以提升集成电路设计的时序性能的方法的流程图。请同时参照图1、图2与图4。根据本发明实施例的用以提升集成电路设计的时序性能的方法可以适用于一数据处理系统，举例来说，可适用于图1的数据处理系统100并由处理器120加以执行。于此实施例中，假设处理器120已经根据时序分析报告中各路径的时序信息，从时序分析报告的所有路径中决定出多个条关键路径。举例来说，假设时序分析报告中显示100条路径中共有10条不满足预设时序目标的路径，则可将这10条路径视为关键路径。首先，处理器120选取一条关键路径(步骤s402)。接着，处理器120抓取所选取的关键路径的一个参数(步骤s404)，并比较此参数是否超过其对应指标(步骤s406)，若是，表示此参数存在异常，则将此参数记录为异常参数(步骤s408)，接着执行步骤s410。若此参数未超过其对应指标(步骤s406的否)，表示此参数为正常，处理器120接着执行步骤s410。于步骤s410，处理器120判断是否已检查完所有参数。假设仍有参数尚未检查(步骤s410的否)，则重复前述步骤s404至步骤s408，抓取所选取的关键路径的另一个参数，并比较该参数是否超过其对应指标，若是，则将该参数记录为异常参数，直到所有参数都已检查完毕为止。当所有参数都已检查完毕时(步骤s410的是)，接着处理器120列出所选取的关键路径的所有异常参数(步骤s412)并列出所选取的关键路径的优化建议(步骤s414)。明确来说，处理器120可找出所有可能异常参数，再根据上述可能异常参数，产生一诊断结果，之后，再根据上述诊断结果，产生一优化建议信息并经由显示装置130列出所有异常参数以及列出上述优化建议信息作为所选取的关键路径的优化建议，以提供给相关设计人员参考，进行后续优化。接着，处理器120判断是否已检查完所有关键路径(步骤s416)。假设仍有尚未检查的关键路径(步骤s416的否)，则处理器120重复前述步骤s402至步骤s414，选取下一条关键路径，再逐一抓取所选取的关键路径的各参数与其对应指标进行比较，记录所有异常参数，再逐一列出各选取的关键路径的所有异常参数以及列出所选取的关键路径的优化建议，直到所有关键路径都被选取且检查完毕为止。当所有关键路径都已检查完毕时(步骤s416的是)，便结束整个流程。以下列举一应用本发明的方法以诊断cpu内核时序性能提升瓶颈的实施例，用以作为对时序路径进行参数提取、原因诊断与优化建议等诊断分析的细部说明实施例，当可理解，本发明并不限于此。于此实施例中，主要以总线长、前后级逻辑级数差值以及过渡时间三个参数分别作为优化工具分析参数以及逻辑设计分析参数的例子对时序路径进行诊断分析。主要分三步，分别是参数提取、原因诊断与优化建议。于第一实施例中，参数为一优化工具分析参数如总线长数据及其对应的单元密度数据以及布线阻塞程度数据等。由于线长过长可能会导致时序性能无法进一步提升，因此可以根据总线长数据来判断是否时序性能受到线长过长的影响。首先，处理器120先将路径1的实际总线长从设计中提取出来以取得总线长数据的参数值，如图5a的线段502所示。为方便说明，假设关键路径的时序路径具有一起始点a与一终止点b且起始点a的位置坐标表示为(x1,y1)，终止点b的位置坐标表示为(x2,y2)。接着，参考线长从时序路径的起始点a与终止点b位置计算得到，如图5a的线段504所示。具体来说，如图5a所示，由于从时序路径的起始点a到达终止点b的最短走线长度为|x2-x1|+|y2-y1|，可选取此最短线长作为参考线长(总线长数据的参考指标)。当实际线长远大于参考线长时间(例如：实际线长大于参考线长的1.5倍时)，表示可能存在绕线迂回(detour)现象，导致时序性能无法进一步提升，需要设计者进行修正。例如，选取一条路径1，其起始点a的位置坐标为(853,342)，终止点b的位置坐标为(1168,547)。计算得到的参考线长为520微米(um)，而从设计中提取的路径1的实际线长为1205微米(um)。图5b为根据本发明实施例的优化工具分析参数与参考指标的分析数据的示意图，其中横轴表示时序(slack)，纵轴表示路径线长。于此例中，由于实际线长(如图5b所示的512)大于参考线长(如图5b所示的514)的1.5倍，亦即总线长参数大于其参考指标，因此可知路径1的总线长数据为异常参数之一。相反地，于另一实施例中，若实际线长未大于参考线长的1.5倍时，路径1的总线长数据即视为正常参数。接着，处理器120便根据异常参数，进行原因诊断，产生一诊断结果。于此例中，对于路径1，可以判定绕线迂回是造成该条路径时序性能无法进一步提升的原因之一，于是进一步分析造成绕线迂回现象的原因。异常参数“总线长数据”对应的参数包括一标准密度(stddensity)数据以及一布线阻塞程度(congestion)数据。其中，标准密度数据表示a、b点包围的矩形框中的标准密度，若标准密度数据的值愈大，表示所在位置处标准密度愈大，太大会造成绕线迂回现象；布线阻塞程度参数则表示a、b点之间布线的密度，若绕线阻塞程度参数的值愈大，表示局部阻塞很严重，也会造成绕线迂回现象。图5c为根据本发明实施例的优化工具分析参数的分析数据示意图，其中横轴表示时序(slack)，纵轴表示标准密度。于此例中，通过抓取a、b点包围的矩形框中的标准密度(stddensity)，发现矩形框中的标准密度为93％高于参考值的80％(根据经验选取的参考值)。也就是说，因为该路径所在位置处标准密度太大，造成了绕线迂回现象。于是，处理器120产生相应异常参数为“总线长数据”的一诊断结果为“路径1处局部标准密度过高，达到93％，引起绕线迂回”。之后，处理器120可根据上述诊断结果，产生对于路径1的优化建议信息，供设计者参考。于此例中，优化建议信息可包括以下基于eda工具角度的优化建议信息：“建议：(1)请调整{(853,342)(1168,547)}区域附近的布图规划，以降低局部标准密度；及/或(2){(853,342)(1168,547)}区域设置最大标准密度约束”。因此，设计人员便可简单参考上述优化建议信息，降低{(853,342)(1168,547)}区域附近的局部标准密度及/或设置最大标准密度约束等设计方式来解决路径1的线长过长问题造成的异常，从而使路径1的时序性能获得提升。于第二实施例中，参数为一逻辑设计分析参数如前后级逻辑级数(logiclevel)差值数据等。由于逻辑级数过长也会导致时序性能无法进一步提升，因此可根据前后级逻辑级数差值数据来判断是否时序性能受到前后级逻辑级数不均衡的影响。图6为根据本发明实施例的逻辑设计分析参数的分析数据示意图，其中横轴表示时序(slack)，纵轴表示逻辑级数。如图6所示，为获取上述前后级逻辑级数差值数据，分别提取选中时序路径的前一级(n-1)(如图6所示的曲线602)、本级(n)(如图6所示的曲线604)、后一级(n+1)(如图6所示的曲线606)的逻辑级数。例如对于路径2，前一级的逻辑级数level(n-1)为16，本级的逻辑级数level(n)为30，后一级的逻辑级数level(n+1)为22。于此例中，路径2的level(n)-level(n-1)＝30-16＝14以及level(n)-level(n+1)＝30-22＝8，因此其前后级逻辑级数差值设为两者中的最大差值，即14级。由于路径2的前后级逻辑级数差值超过参考指标10级，因此可知路径2的前后级逻辑级数差值数据为异常参数之一。接着，处理器120便根据异常参数，进行原因诊断，产生一诊断结果。于此例中，对于路径2，处理器120可以判定逻辑级数不均衡是造成该条路径时序性能无法进一步提升的原因之一。于是，产生关于路径2的相应异常参数为“前后级逻辑级数差值数据”的一诊断结果为“路径2与前后级的逻辑级数不均衡，16/30/22”。之后，处理器120可根据上述诊断结果，产生对于路径2的优化建议信息，供设计者参考。于此例中，优化建议信息可包括以下基于集成电路设计的逻辑设计优化的信息：“建议：请重新设计路径2处的流水线，以使逻辑级数均衡”。于第三实施例中，参数为另一优化工具分析参数如过渡时间(transitiontime)数据等。类似地，由于过渡时间过长也会导致延时过大，导致时序性能无法进一步提升，因此也可根据过渡时间数据来判断是否时序性能受到过渡时间过长的影响。图7为根据本发明实施例的优化工具分析参数的示意图，其中横轴表示时序(slack)，纵轴表示过渡时间。为获取上述过渡时间数据，分别提取待分析路径中各个引脚处的过渡时间值并且根据经验选取80ps作为参考过渡时间(参考指标)。举例来说，假设对于路径3，引脚u509/i0处的过渡时间为116ps，大于参考过渡时间80ps，则可将路径3的过渡时间数据视为异常参数之一。对于路径3，处理器120可以判定过渡时间过长造成该条路径时序性能无法进一步提升的原因之一，于是，产生关于包括路径3的异常参数的一诊断结果为“路径3中u509/i0处的过渡时间过大，116ps”。之后，处理器120可根据上述诊断结果，产生对于路径3以下基于eda工具角度的优化建议信息，供设计者参考：“建议：(1)检查u509/i0处的最大过渡时间约束；(2)减小u509/i0处线长；(3)增大u509/i0的驱动单元的驱动能力；(4)在u509/i0前增加驱动单元”。因此，根据本发明的用以提升一集成电路设计的时序性能的方法及其相关数据处理系统，可自动根据关于集成电路设计的时序分析报告，进行关键路径的参数提取，并能快速自动诊断出阻碍关键路径时序性能提升的原因，并从设计本身、工艺库以及工具优化能力等方面给出优化建议，指导使用者快速高效地进行修正优化，从而显著节省时间和人力。本发明的方法，或特定形态或其部分，可以以程序码的形态存在。程序码可以包含于实体介质，如软盘、光盘片、硬盘、或是任何其他机器可读取(如计算机可读取)储存介质，亦或不限于外在形式的计算机程序产品，其中，当程序码被机器，如计算机载入且执行时，此机器变成用以参与本发明的装置。程序码也可通过一些传送介质，如电线或电缆、光纤、或是任何传输形态进行传送，其中，当程序码被机器，如计算机接收、载入且执行时，此机器变成用以参与本发明的装置。当在一般用途图像处理器实施时，程序码结合图像处理器提供一操作类似于应用特定逻辑电路的独特装置。以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。当前第1页12当前第1页12