专利名称：半导体集成电路器件的定位方法和实施该方法的设备的制作方法
技术领域：
本发明涉及一种将半导体集成电路定位在半导体基片上的方法，并涉及实施该方法的设备。本发明特别涉及一种将其中既包括模拟电路又包括数字电路的半导体集成电路器件定位的方法，并涉及实施该方法的设备。
当把其中包括模拟和数字电路的半导体集成电路设置在半导体基片上时，模拟和数字电路的结构和布图是分开设计的，因为各半导体集成电路器件具有不同的器件特性和用途。半导体集成电路器件是按分层设计设计的，模拟和数字电路在顶层中互相连接。即，它们之间的接口设计是在顶层实现的。以下参照附
图1和2A到2C说明设计包括模拟和数字电路的半导体集成电路器件的常规步骤。
参照图1，在步骤51中设计模拟和数字电路。之后，在步骤52中，在顶层设计在步骤51中所设计的模拟和数字电路的接口。然后在步骤53中，根据模拟电路的连接数据设计模拟电路的布图61(见图2A)，同时根据数字电路的连接数据设计数字电路的布图62(见图2A)。有关如此设计的模拟和数字电路布图61和62的数据分别存储在布图数据存储区域55和51中。接下来在步骤54中，根据模拟和数字电路布图61和62的数据，设计图2B中所示的模拟和数字电路的硬宏(hard macro)63和64。在步骤55中将如此设计的模拟和数字电路的硬宏63和64存储在区域56中。最后在步骤56中，根据在步骤52中设计的顶层65的连接数据，和在步骤55中存储在布图设计区域56中的模拟和数字电路的硬宏63、64，设计模拟和数字电路的接口。将如此设计的模拟和数字电路接口存储在布图存储区域57中。
通过进行上述步骤，设计一种包括不同设计规则的半导体集成电路是可能的。然而，需要建立模拟和数字电路的硬宏63和64，从而在顶层设计用于模拟和数字电路的接口。因此需要有用于接口的布图区域65，如图2C中所示，而且还需要检查模拟和数字电路之间的连接，以确保它们之间的连接。
例如，日本未审查的专利出版物No.6-268064提出了一种设计半导体集成电路器件的方法。图3示出这种方法的流程图，它几乎与图1中所示的流程图相同，仅不同在于形成了用于存储硬宏模式的区域77，并且将这样存储的硬宏模式用来在步骤54中设计模拟和数字电路的硬宏。
特别地，如图4A中所示，为便于建立模拟和数字电路的硬宏，预先形成模拟和数字电路的硬宏模式87和88。在将模拟和数字电路81和82(见图4B)定位后，用有关硬宏模式87和88的接线端定位的数据83和84代替有关接口接线端定位的数据，从而建立模拟和数字电路的硬宏。此外，即使在上述方法中，也需要准备用于接口的布图区域85，并且还需要对模拟和数字电路81和82之间的连接进行检查，以确保它们之间的连接。
上述方法有如下问题。第一个问题是当要制造采用Bi-CMOS工艺的、包括模拟和数字电路的LSI时，检查模拟和数字电路之间的连接以确保它们之间的连接要花费很多时间。原因如下。由于在采用Bi-CMOS工艺的LSI中的模拟和数字电路具有不同的器件特性和用途，它们具有不同的设计规则，因此它们的结构和布图是分开设计的。从而，有必要对模拟和数字电路之间的连接进行检查。
第二个问题是将计算机辅助设计(CAD)工具用于该方法的困难。原因如下。由于模拟和数字电路具有不同的器件特性和用途，将不同的设计规则用于它们。从而将CAD工具用于该方法的条件变得复杂是不可避免的。
第三个问题是难于增加包括模拟和数字电路的LSI芯片占用的面积。原因如下。尽管按照在日本未审查专利出版物No.6-268064中提出的上述方法，建立模拟和数字电路的硬宏和设计线路布图是可能的。然而需要保证用于导线的面积，其中该导线只用于将模拟和数字电路互相连接，这减小了用于LSI芯片的面积。
鉴于常规方法的上述问题，本发明的目的是提供一种在半导体基片上将半导体集成电路器件定位的方法，该方法使得设置和定位具有不同设计规则的LSI更容易，例如在同一基片上形成包括模拟和数字电路的LSI。本发明还有一个目的是提供用于实施上述方法的设备。
在本发明的一个方面中，提供一种在半导体基片上将包括多个块的半导体集成电路器件定位的方法，该方法包括步骤(a)将有关半导体集成电路的连接的数据分为多个功能块，(b)建立与每个功能块的连接点，(c)在用于每个功能块的连接点建立接口焊盘宏(macro)，并将功能块互相连接，(d)将接口焊盘宏的情况名设置为与功能块的情况名(instance name)一致，(e)将功能块定位，从而将接口焊盘宏定位，(f)提取有关接口焊盘宏的定位的数据，(g)将这样提取的数据输入到功能块中去，以便将接口焊盘宏定位，以及(h)将功能块互相结合。
例如，功能块至少包括模拟和数字块。最好在步骤(a)中还包括根据宏命名规则将每个功能块中的接口焊盘宏分为独立单元的步骤。同时最好步骤(c)还包括在分开的网络中建立具有共同的情况名的接口焊盘宏。
上述方法还可包括在将某一功能块的第一接口焊盘宏定位后，将第一接口焊盘宏的位置坐标用做有关其它功能块的第二接口焊盘宏定位的数据的步骤，其中该第二接口焊盘宏具有与该确定功能块同样的情况名。
上述方法还可包括根据其用途建立接口焊盘宏的位置坐标，并对用于每种用途的位置坐标进行坐标变换的步骤。
还提供一种在半导体基片上将包括模拟和数字电路的半导体集成电路器件定位的方法，该方法包括步骤(a)设计模拟电路布图，(b)将步骤(a)中设计的有关将要连接到数字电路上的接口定位的第一数据，变换为有关数字电路定位的第二数据，(c)根据第二数据设计数字电路的布图，以及(d)将模拟和数字电路的布图互相结合，以将模拟和数字电路的接口互相连接。
例如，第一数据可包括接口名和接口位置坐标。
在本发明另一方面中，提供一种用于在半导体基片上将包括模拟和数字电路的半导体集成电路器件定位的设备，该设备包括(a)用于设计模拟电路的第一器件，(b)用于设计数字电路的第二器件，(c)用于设计顶层电路的第三器件，(d)用于将有关在第一，第二和第三器件之间进行连接的数据分开和结合的第四器件，(e)用于根据从第四器件传送的数据，设计模拟电路布图的第五器件，(f)用于根据从第四器件传送的数据，设计数字电路布图的第六器件，(g)用于从第五器件提取模拟数据，并将模拟数据变换为数字数据的第七器件，以及(h)用于将有关模拟和数字电路布图的数据互相结合的第八器件。
最好第四器件根据宏命名规则，将数据分为模拟和数字电路的连接数据。同时最好当数据被分开时，第四器件在模拟和数字电路的连接点建立接口焊盘宏，并给接口焊盘宏提供同样的情况名。
通过上述本发明所获得的优点将在以下进行描述。
第一优点是用于新产品开发的TAT可缩短，而设计质量可提高。这是因为可根据模拟和数字电路自身的设计规则对它们进行设计，并从而使在不进行模拟和数字电路之间接口的布图设计的情况下设计单片IC器件是可能的。
第二优点是芯片面积可减小，并被更高度集成。模拟和数字电路受其布图限制。在设计模拟和数字电路的布图后，将这些布图结合，从而限定单片半导体IC器件的布图。即，芯片面积可减小并被更高度集成的原因是不需要保证用于将模拟和数字电路互相连接的导线的面积。
此外，由于模拟和数字电路的互相连接没有使用实现连接的导线，因而不再需要检查它们在接口处的连接。从而，以缩短的TAT设计合格的在模拟和数字电路之间通过接口连接没有错误的IC器件是可能的。
图1是将半导体集成电路器件定位的常规方法的流程图。
图2A到2C是图1中所示半导体集成电路器件定位顶视图。
图3是将半导体集成电路器件定位的另一种常规方法的流程图。
图4A到4D是图3中所示半导体集成电路器件定位顶视图。
图5是实施根据本发明实施例方法的设备方框图。
图6是根据本发明第一实施例的方法的流程图。
图7是根据宏命名规则，将顶层连接数据分为模拟和数字电路的连接数据的步骤的流程图。
图8是从模拟电路中提取接口焊盘宏，将这样提取的接口焊盘宏变换成数字数据，并将这样变换的数据输入到数字电路中的步骤的流程图。
下面参照图5和6说明根据本发明优选实施例的方法。图5是用于实施该方法的设备的方框图。
所示用于在半导体基片上，将包括模拟和数字电路的半导体集成电路器件定位的设备包括用于设计模拟电路的部分21，用于设计数字电路的部分23，用于设计顶层电路的部分22。部分24将从部分21，22和23传送的连接数据结合或分开。该设备还包括用于根据从部分24传送的数据，设计模拟电路布图的部分25，和用于根据从部分24传送的数据，设计数字电路布图的部分27。部分26从部分25提取模拟数据，并将这样提取的模拟数据变换为数字数据；此外还将这样变换的数字数据传送到部分27。部分28从部分25和27接收有关模拟和数字电路布图的数据，并将有关布图的数据互相结合。
在区域14中存储宏命名规则，并给部分24提供宏命名规则。在部分24中被处理的、有关数字电路的连接数据存储在区域11中，并被传送给部分27。类似地，在部分24中被处理的、有关模拟电路的连接数据存储在区域15中，并被传送给部分25。在部分24中被处理的、有关接口的数据存储在区域19中，并被传送给部分26。
在部分27中设计的、有关数字电路布图的数据存储在区域13中，并且在部分25中设计的、有关模拟电路布图的数据存储在区域16中。这些数据被传送到部分28中，在这里将这些数据结合。在部分28中建立的、有关单片布图的数据存储在区域18中。
部分24将有关在部分21，22和23中设计的电路之间连接的数据结合，并根据存储在区域14中的宏命名规则将这样结合的数据分为模拟电路和数字电路的连接数据。通过将数据分开，部分24在互相分开的模拟和数字电路的连接点建立接口宏焊盘，并给接口宏焊盘提供同样的情况名。这样分开的有关模拟和数字电路的数据分别存储在区域15和11中，并被分别用来在部分25和27中设计模拟和数字电路的布图。
图6是根据本实施例的方法的流程图。
首先，在步骤1中将半导体集成电路器件的模拟电路和数字电路二者分开设计。
之后，形成模拟和数字电路符号。通过将符号互相连接设计模拟和数字电路之间的接口。如此设计顶层。在步骤2中主要在顶层将模拟和数字电路的连接数据结合。
在步骤3中，根据存储在区域14中的宏命名规则，将这样结合的连接数据分为模拟电路的连接数据和数字电路的连接数据。模拟电路的连接数据存储在区域15中，数字电路的连接数据存储在区域11中。
然后在步骤4中，根据存储在区域15中的模拟电路连接数据设计模拟电路的布图。将这样设计的模拟电路布图存储在区域16中。
然后在步骤5中，将有关模拟电路中接口焊盘定位的数据变换为有关数字电路中接口焊盘定位的数据。将这样变换的有关数字电路中接口焊盘定位的数据存储在区域12中。
在步骤6中，通过输入存储在区域12中的数据，自动设置用于数字电路的接口焊盘宏。在步骤7中将数字电路中的其它部分定位并做出导线。
在步骤8中，仅仅通过将从区域16和13传送的模拟和数字电路的布图结合，而不进行在顶层的接口布图设计，就完成即包括模拟电路又包括数字电路的单片IC器件的布图，其中在区域16和13中分别存储了在部分25和27中设计的模拟和数字电路的布图。将这样获得的单片IC器件的布图存储在区域17中。
下面参照图7详述上述步骤3。如图7所示，步骤3的特征在于根据存储在区域14中的宏命名规则，在步骤2中获得的连接数据被分为模拟电路的数据和数字电路的数据。在分开的网络中，即在包括模拟器件33的模拟电路31和包括数字器件34的数字电路32中，自动建立接口焊盘35。将这样建立的接口焊盘35互相连接。此外，给这样建立的接口焊盘35赋予同样的情况名。
步骤3中建立的接口焊盘宏不同于在通过接口缓冲器连接的普通模拟和数字器件33和34之间进行连接时建立的接口焊盘宏的种类，其中在步骤3中包括模拟和数字的宏被分开。对于接口焊盘宏属于何种类型的判断也是根据存储在区域14中的宏命名规则进行的。
下面参照图8详细说明上述步骤5。如图8所示，在步骤5中，在步骤4中建立的有关模拟电路接口焊盘35a的定位的数据被变换为数字电路接口焊盘35b的定位的数据。就有关定位的数据格式而论，既包括模拟电路又包括数字电路的宏的接口焊盘不同于用于其它部分的接口焊盘宏。
象通过I/O缓冲器连接到内部元件上的其它外部焊盘一样，用于其它部分的接口焊盘是通过接口缓冲器连接到模拟电路上的。以与I/O缓冲器的格式同样的格式变换有关其它部分定位的数据，以便用与I/O缓冲器同样的方式将接口缓冲器定位。由于既包括模拟电路又包括数字电路的宏的接口焊盘不需要接口缓冲器，其按有关内部元件定位的数据的普通格式进行变换。
权利要求
1.一种在半导体基片上将包括多个块的半导体集成电路器件定位的方法，该方法包括步骤(a)将有关半导体集成电路的连接的数据分为多个功能块；(b)建立与每个功能块的连接点；(c)在用于每个功能块的连接点建立接口焊盘宏，并将功能块互相连接；(d)将接口焊盘宏的情况名设置为与功能块的情况名一致；(e)将功能块定位，从而将接口焊盘宏定位；(f)提取有关接口焊盘宏的定位的数据；(g)将这样提取的数据输入到功能块中去，以便将接口焊盘宏定位；以及(h)将功能块互相结合。
2.如权利要求1提出的方法，其中步骤(a)中还包括根据宏命名规则将每个功能块中的接口焊盘宏分为独立单元的步骤。
3.如权利要求1提出的方法，其中步骤(c)还包括在分开的网络中建立具有共同的情况名的接口焊盘宏。
4.如权利要求1到3之一提出的方法，还包括在将某一功能块的第一接口焊盘宏定位后，将第一接口焊盘宏的位置坐标用做有关其它功能块的第二接口焊盘宏定位的数据的步骤，其中该第二接口焊盘宏具有与该某一功能块同样的情况名。
5.如权利要求1到3之一提出的方法，还包括步骤根据其用途建立接口焊盘宏的位置坐标；以及对用于每种用途的位置坐标进行坐标变换。
6.如权利要求1到3之一提出的方法，其中功能块至少包括模拟和数字块。
7.一种在半导体基片上将包括模拟和数字电路的半导体集成电路器件定位的方法，该方法包括步骤(a)设计模拟电路布图；(b)将步骤(a)中设计的有关将要连接到数字电路上的接口定位的第一数据，变换为有关数字电路定位的第二数据；(c)根据第二数据设计数字电路的布图；以及(d)将模拟和数字电路的布图互相结合，以将模拟和数字电路的接口互相连接。
8.如权利要求7提出的方法，其中第一数据包括接口名和接口位置坐标。
9.一种用于在半导体基片上将包括模拟和数字电路的半导体集成电路器件定位的设备，该设备包括(a)用于设计模拟电路的第一装置(21)；(b)用于设计数字电路的第二装置(23)；(c)用于设计顶层电路的第三装置(22)；(d)用于将有关在第一，第二和第三装置(21，22，23)之间进行连接的数据分开和结合的第四装置(24)；(e)用于根据从第四装置(24)传送的数据，设计模拟电路布图的第五装置(25)；(f)用于根据从第四装置(24)传送的数据，设计数字电路布图的第六装置(26)；(g)用于从第五装置(25)提取模拟数据，并将模拟数据变换为数字数据的第七装置(26)；以及(h)用于将有关模拟和数字电路布图的数据互相结合的第八装置(28)。
10.如权利要求9提出的设备，其中第四装置(24)根据宏命名规则(14)，将数据分为模拟和数字电路的连接数据。
11.如权利要求9提出的设备，其中第四装置(24)当数据被分开时，在模拟和数字电路的连接点建立接口焊盘宏(35)，并给接口焊盘宏(35)提供同样的情况名。
全文摘要
提供一种将包括多个块的半导体IC器件定位的方法,包括步骤:将有关IC连接的数据分为多个功能块,建立与每个功能块的连接点,在用于每个功能块的连接点建立接口焊盘宏,将功能块互相连接,将接口焊盘宏的情况名设置为与功能块的情况名一致,将功能块定位,从而将接口焊盘宏定位,提取有关接口焊盘宏的定位的数据,将这样提取的数据输入到功能块中去,以便将接口焊盘宏定位,以及将功能块互相结合。该方法使设置并定位具有不同设计规则的LSI,如包括在同一基片上形成的模拟和数字电路的LSI成为可能。
文档编号G06F17/50GK1197246SQ9710839
公开日1998年10月28日 申请日期1997年12月24日 优先权日1996年12月25日
发明者田岛久之 申请人:日本电气株式会社