专利名称：双模式数据运载器及用于这一具有简化的数据传送装置的数据运载器的电路的制作方法
技术领域：
本发明涉及能在接点连接模式及在无接点模式中工作并包括下面指定的装置的数据运载器(data carrier)，该指定的装置包括接点连接接口装置，通过它能在接点连接模式中接收数据及它包含用于提供在接点连接模式中接收的数据的接点连接数据输出装置；以及无接点接口装置，通过它能在无接点模式中接收数据及它包含用于提供在无接点模式中接收的数据的无接点数据输出装置；以及数据处理装置，它包含用于接收在接点连接模式及无接点模式中接收的数据的数据输入装置，及能用它处理在接点连接模式与无接点模式中接收的数据；以及数据传送装置，它包含第一数据输入装置与第二数据输入装置以及数据输出装置，其中该第一数据输入装置连接在接点连接接口装置的接点连接数据输出装置上，及其中该第二数据输入装置连接在无接点接口装置的无接点数据输出装置上，及其中该数据输出装置连接在数据处理装置的数据输入装置上，及它被构造成传送在接点连接模式中接收及作用在它们的第一数据输入装置上的数据，及传送在无接点模式中接收及通过它们的数据输出装置作用在数据处理装置上的数据，及禁止从它们的数据输入装置之一传送接收的数据到另一个数据输入装置。
本发明还涉及用于数据运载器的电路，该电路能在接点连接模式及无接点模式中工作，并包含下面指定的装置，这些指定的装置包括接点连接接口装置，通过它能在接点连接模式中接收数据，并包含用于提供在接点连接模式中接收的数据的接点连接数据输出装置；以及无接点接口装置，通过它能在无接点模式中接收数据，并包含用于提供在无接点模式中接收的数据的无接点数据输出装置；以及数据处理装置，它包含用于接收在接点连接模式及无接点模式中接收的数据的数据输入装置，及能用它来处理在接点连接模式及无接点模式中接收的数据；以及数据传送装置，它包含第一数据输入装置及第二数据输入装置以及数据输出装置，其中该第一数据输入装置连接在接点连接接口装置的接点连接数据输出装置上，及其中该第二数据输入装置连接在无接点接口装置的无接点数据输出装置上，及其中该数据输出装置连接在数据处理装置的数据输入装置上，并且它被构造成传送在接点连接模式中接收及作用在它们的第一数据输入装置上的数据，及传送在无接点模式中接收及通过它们的数据输出装置作用在数据处理装置上的数据，及禁止将接收的数据从它们的数据输入装置之一传送到另一数据输入装置。
在第一段中定义的类型的这一数据运载器及在第二段中定义的类型的这一电路是已知的，例如从文件US 5,206,495A。
在已知的数据运载器及已知的电路中，该数据传送装置具有有可能用其来在接点连接接口装置与无接点接口装置之间转换的构造。所述文件公开了该数据传送装置是用所谓多路复用器构成的。如所述文件中栏3，行7至10及栏4，行3至5中所述，这种数据传送装置能将接点连接接口装置或无接点接口装置提供的数据传送给数据处理装置。最好采用多路复用器形式的这种已知的数据传送装置具有比较复杂的电路设计，因为这种多路复用器正常或通常包括至少两个“与”门，一个“非”门及一个“或”门。此外，在这种数据传送装置作为转换开关构成的情况中，这种数据传送装置有必要具有配置成接收用于控制转换的控制信号或控制信息的控制输入端、用于生成这一控制信号或控制信息所需的独立控制信号生成装置或控制信息生成装置。从而考虑了一切情况，用于从文件US 5,206,495A所知的这种数据运载器或用于这种数据运载器的电路的构造需要比较高的电路复杂性，即使在以集成电路技术实现的情况中也认为是相当不适用的。
本发明的目的为避免上述事实及以简单方式提供改进的数据运载器及用于数据运载器的改进的电路，它们具有最少装置的支持及最少费用。
按照本发明，为了达到上述目的，在第一段中所定义的类型的数据运载器中，将数据传送装置构成为执行逻辑“或”功能，并根据这一构造，使数据传送装置适合于将在它们的第一数据输入装置及第二数据输入装置上同时接收的数据同时传送到它们的数据输出装置上并从而到数据处理装置上。数据运载器的这一构造具有数据传送装置能以非常简单因此低成本电路实现的极大优点。此外，这种构造进一步具有不需要而能省掉用于数据传送装置的独立控制特征的极大优点，为了实现尽可能简单的电路，这也是非常有利的。有了按照本发明的构造，可能出现实际上非常少见的情况-这时同时激活接点连接模式与无接点模式，这是实际上极少出现的-即出现通过接点连接接口装置及通过无接点接口装置接收的数据，它们构成不能使用的数据混合物。然而，实际上这并不存在实际问题，因为如果出现这种不能使用的数据混合物，数据处理装置能检测出这种不能使用的数据混合物的存在而能禁止进一步处理这一数据混合物。
在按照具有在独立权利要求1中所定义的特征的本发明的数据运载器中，数据传送装置基本上能用两个二极管构成，这两个二极管例如将它们的正极连接在数据传送装置的数据输出装置上及将它们的负极互相连接并连接在数据传送装置的数据输入装置上。然而，在按照具有独立权利要求1中所定义的特征的本发明的数据运载器中，如果此外还采用了从属权利要求2中所定义的措施，则已证实为特别有利。由于在“或”门的情况中在数据传送装置的数据输出装置上总是可获得全电平的结果，与二极管相比这一“或”门具有无电压损失发生的优点。
在按照具有在独立权利要求1中所定义的特征的本发明的数据运载器中，如果此外采用了从属权利要求3中所定义的措施，进一步证实是有利的。鉴于特别简单的电路设计，这是非常有利的。应指出从属权利要求3中所定义的措施也能有利地应用在按照具有从属权利要求2中所定义的特征的本发明的数据运载器上。
对于按照具有独立权利要求1中所定义的特征的本发明的数据运载器，如果此外还采用了从属权利要求4中所定义的特征，也已证实是有利的。鉴于无二义性定义的开关状态及由此得出的无故障操作，这是有利的。应指出从属权利要求4中所定义的措施也能有利地应用在按照具有从属权利要求2与3中所定义的特征的本发明的数据运载器上。
在按照具有独立权利要求1中所定义的特征的本发明的数据运载器上，如果此外还采用了从属权利要求5中所定义的措施，已进一步证实为有利的。鉴于按照本发明的数据运载器的可靠与无故障的性能，这是有利的。应指出从属权利要求5中所定义的措施也能有利地应用在按照具有从属权利要求2、3与4中所定义的特征的本发明的数据运载器上。
在按照具有独立权利要求1中所定义的特征的本发明的数据运载器中，如果此外还采用了从属权利要求6中所定义的措施，已证实为特别有利的。实践中，已证实这一实施例特别有效与有利，因为时钟信号允许非常清楚与无二义性地检测在按照本发明的数据运载器中已激活接点连接模式还是无接点模式。
按照本发明，为了达到上述目的，第二段中所定义的类型的电路的特征在于该数据传送装置构成为执行逻辑“或”功能，并且根据这一构造，数据传送装置适合于将在它们的第一数据输入装置与第二数据输入装置上同时接收的数据同时传送到它们的数据输出装置及从而到数据处理装置上。以这一方式，对于按照本发明的电路能获得的优点对应于此前所描述的按照具有独立权利要求1所定义的特征的本发明的数据运载器的优点。
按照本发明的电路的变型，该变型具有从属权利要求8与12中所定义的特征，它们产生的优点对应于按照本发明的数据运载器的有利变型的上面所描述的优点，这些变型具有定义在从属权利要求2至6中的从属权利要求中所定义的特征。
从下面以示例方式描述并参照本实施例阐明的实施例中，本发明的上述方面及其它方面将是显而易见的。
下面参照图中所示并以示例方式给出的两个实施例描述本发明，但本发明不限于此。
图1为示出按照本发明的第一实施例的数据运载器及用于该数据运载器的电路的相关部分的方框图形式的图形表示。
图2示出按照本发明的第二实施例的数据运载器及用于该数据运载器的电路的这里用两个二极管构成的数据传送装置。
图3以图形表示示出按照本发明的第三实施例的数据运载器及用于该数据运载器的电路，但比图1中更详细，现在该数据传送装置是用“或”门实现的。
图1为示出按照本发明的第一实施例的数据运载器1及用于数据运载器1的电路2的一部分的方框图形式的图形表示。在本例中，数据运载器1为所谓的组合卡(combi-card)。电路2采用集成电路形式。
该数据运载器1及其电路2能在所谓接点连接模式及所谓无接点模式中工作。为此目的，数据运载器1包含接点连接接口装置3及无接点接口装置4。
接点连接接口装置3包含总共由8个接点6、7、8、9、10、11、12与13构成的接点阵列5，通过这8个接点，数据运载器1在其接点连接模式中时能以接点连接方式与适用于这一目的的对应地构成的写/读设备协作。接点连接接口装置3还包含如图1中示意性地所示通过线路15连接在接点阵列5的接点上的接点连接信号部件14。当接点连接模式活跃时有可能通过接点连接接口装置3接收数据，该数据能在接点连接信号部件14中进行处理并能从接点连接信号部件14传输到接点连接接口装置3的接点连接数据输出装置16，该输出装置的作用是在接点连接模式活跃时输出所接收的数据。在本例中，接点连接数据输出装置16是由信号数据输出接点构成的，通过它有可能用接点连接信号部件14传送以串行形式提供的数据。然而，作为替代，可将接点连接信号部件14构成为用该部件以并行形式提供该数据的方式处理从接点阵列5接收的数据，在这一情况中接点连接接口装置的接点连接数据输出装置包括多个数据输出接点。
接点连接接口装置3还包含用于在数据运载器1在接点连接模式中活跃时接收提供的数据的接点连接数据输入装置17。在本例中，这些接点连接数据输入装置17还包括能通过其以串行方式将数据传送给接点连接接口装置3的接点连接信号部件14的单个数据输入接点。
无接点接口装置4包含传输线圈18，通过它能以感应，即无接点，方式从适用于这一目的的对应地构成的写/读设备接收数据，并通过它能在相反方向上以感应即无接点方式将数据运载器1提供的数据传送给发射/接收设备。无接点接口装置4还包含连接在传输线圈18上的无接点信号部件19。利用无接点信号部件19能再生传输线圈18接收的数据并能将传输线圈18要传输的数据准备好供传输。从而有可能在无接点模式中通过无接点接口装置4接收数据，并在用无接点信号部件19处理与再生它们之后将它们传送到无接点接口装置4的无接点数据输出装置20，后者用于在无接点模式活跃时输出所接收的数据，在本例中，无接点数据输出装置20只包括一个信号数据输出接点。应指出，类似于接点连接数据输出装置16，无接点数据输出装置在需要时也可包括多个数据输出接点。
无接点接口装置4还包括在无接点模式活跃时用于接收提供的数据的无接点数据输入装置21。在本例中，无接点接口装置4的无接点数据输入装置21也只包括单个数据输入接点。
数据运载器1及其电路2还包含数据处理装置22。数据处理装置22用于处理在接点连接模式活跃时及无接点模式活跃时接收的数据及用于处理在接点连接模式活跃时及无接点模式活跃时要提供，即要传输的数据。数据处理装置22包含用于接收在接点连接模式及无接点模式中所接收的数据的数据输入装置23。在本例中，数据输入装置23只包括单个数据输入接点。数据处理装置22还拥有用于输出在接点连接模式及无接点模式中提供的数据的数据输出装置24。在本例中数据输出装置24也只包括单个数据输出接点。
数据处理装置22通过总线25连接在存储装置26上。存储装置26是由所谓EEPROM构成的。然而，作为替代也可用所谓RAM构成存储装置26，然而在该情况中RAM应不间断地接受电源电压。存储装置26能存储数据运载器1接收的及数据处理装置22处理的数据。此外，数据处理装置22可通过总线25从存储装置26中读出存储在存储装置26中的数据，以便在接点连接模式活跃时通过接点连接接口装置3传送给读/写设备，及在无接点模式活跃时通过无接点接口装置4传送给发射/接收设备。
数据运载器1及其电路2还包含数据传送装置27。数据传送装置27包括第一数据输入装置28、第二数据输入装置29及数据输出装置30。第一数据输入装置28连接在接点连接接口装置3的接点连接数据输出装置16上。第二数据输入装置29连接在无接点接口装置4的无接点数据输出装置20上。数据输出装置30连接在数据处理装置22的数据输入装置23上。数据传送装置27能够将在接点连接模式中接收并作用在第一数据输入装置28上的数据及在无接点模式中接收并作用在第二数据输入装置29上的数据通过数据输出装置30传送给数据处理装置22。数据传送装置27的构造保证在数据传送装置27中禁止从数据输入装置28传送接收的数据或者传送所接收的数据到其它数据输入装置29或28。
在图1中所示的数据运载器1中，数据传送装置27是有利地按照逻辑“或”功能构成的。数据传送装置27的这一构造允许数据传送装置27将这些数据传送装置的第一数据输入装置28与第二数据输入装置29同时接收的数据同时传送给数据输出装置30并从而给数据处理装置22。
数据运载器1及其电路2具有数据传送装置27能作为非常简单并从而低成本的电路实现的极大优点。这一构造还具有不需要用于数据传送装置27的独立控制装置的极大优点，这对于简单的电路设计也非常有利。
图2只示出按照本发明的第二实施例的数据运载器的数据传送装置27及这一数据运载器的电路。从图2中显而易见，数据传送装置27包括第一二极管98及第二二极管99。第一二极管98配置在第一数据输入装置28与数据输出装置30之间，第一二极管98将其正极电连接在第一数据输入装置28及其负极连接在数据输出装置30上。第二二极管99配置在第二数据输入装置29与数据输出装置30之间，第二二极管99将其正极电连接在第二数据输入装置29上及其负极连接在数据输出装置30上。
应指出在按照本发明的第二实施例的数据运载器及按照本发明的第二实施例的电路中，在两个二极管98与99后面，应采取步骤允许放电出现在电路部件中的寄生电容-它在两个二极管98与99后面并最终由后面的数据处理装置22输入电路部件构成-它能通过两个二极管98与99充电。为了放电这些寄生电容，可跨越数据传送装置27的数据输出装置30设置也称作下拉电阻器的独立接地电阻器，该电阻器可具有例如在10kΩ与100kΩ范围内的电阻值。
图3示出按照本发明的第三实施例的又一数据运载器1及该数据运载器1的电路2。关于图3的数据运载器1，除了参考图1的数据运载器1的说明之外，要提出以下内容。
从图3中可见，接点阵列5的接点9用于施加电源电位VCC在数据运载器1上。接点13用于施加地电位。接点7用于施加接点连接时钟信号KB-CLK，在本例中它具有大约5.0MHz的频率。接点阵列5的接点11构成可通过其以串行形式传送数据的数据输入/输出接口(I/O)。
图3的数据运载器1中的接点连接信号部件14包含信号调节电路31及第一时钟信号处理电路32。
信号调节电路31的一侧通过双向线路33连接在接点阵列5的接点11上，其另一侧通过单向线路34连接在接点连接数据输出装置16上及通过另一单向线路35连接在接点连接数据输入装置17上。利用信号调节电路11能处理通过接点阵列5的接点11接收的数据信号及通过双向线路33作用在它上面的数据信号，以便将经过处理的数据信号作用在接点连接数据输出装置16上，并能调节作用在接点连接数据输入装置17上的数据信号以便将其通过双向线路33作用在接点阵列的接点11上。
第一时钟信号处理电路32用于处理作用在第一时钟信号处理电路32的输入端36上的接点连接时钟信号KB-CLK。利用时钟信号处理电路32再生作用在其上的接点连接时钟信号KB-CLK并将其作为再生的第一时钟信号CLK1作用在第一时钟信号处理电路32的第一输出端37上。第一时钟信号CLK1也具有5.0MHz的频率。第一时钟信号处理电路32从作用在它上面的接点连接时钟信号KB-CLK进一步导出第二时钟信号CLK2，该第二时钟信号具有9.6KHz的频率并提供给第一时钟信号处理电路32的第二输出端38。
对于图3的数据运载器1，应指出该无接点信号部件19包含模拟信号部件39与解码级40、编码级41及两个时钟信号处理电路42。
以本质上已知的方式，模拟信号部件39包含电源电位生成级43、时钟信号再生级44、解调器级45及调制器级46。所述四级43、44、45与46各以未示出的方式连接在传输线圈18上。
利用电源电位生成级43，能从用传输线圈18接收的信号中导出电源电位VDD。利用电源电位VDD能供电给在无接点模式中所需要的数据运载器1的电路2的所有电路级，例如对所示的解码级40，可通过电源电位输入端47作用电源电位VDD。
应指出，能通过接点阵列5的接点9作用在数据运载器1上的电源电位VCC用于供电给在接点连接模式中所需的数据运载器1的所有电路部件。结果，可将电源电位VCC作用在执行接点连接模式所需的所有电路部件上，如用示例方式所示，对于信号调节电路31，电源电位VCC能通过电源电位输入端48作用在其上。
利用时钟信号再生级44，可从用传输线圈18接收的信号中导出包含在其中的无接点时钟信号KL-CLK，在本例中该时钟信号具有13.56MHz的频率。在本例中，时钟信号再生级44从接收的无接点时钟信号KL-CLK中导出第三时钟信号CLK3，可将该第三时钟信号作用在时钟信号处理电路42的输入端49上。第二时钟信号处理电路42将第三时钟信号CLK3基本上无任何改变及以3.39MHz的频率传送给第一输出端50。第二时钟信号处理电路42从作用在它上面的第三时钟信号CLK3中导出两个进一步的时钟信号，即具有800KHz的频率的第四时钟信号CLK4与具有106KHz频率的第五时钟信号CLK5。第二时钟信号处理电路42将第四时钟信号CLK4提供给第二输出端51并将第五时钟信号CLK5提供给第三输出端52。
模拟信号部件39的解调器级45用于解调用传输线圈18接收的数据信号。可通过单向线路53将解调器级45所提供的经过解调的数据信号作用在解码级40的输入端54上。此外，可将第五时钟信号CLK5作用在解码级40的另一输入端55上。利用适当的解码过程，解码级40能将数据信号-它包含诸如Miller码等给定线路码的数据-解码成简单的数据格式，即一表示逻辑零或逻辑一的位的序列。可通过解码级40的输出端56将解码的数据作用在无接点数据输出装置20上。对于解码级40应指出，这一级只在检测到有意义的编码数据作用在输入端54上时才提供数据。
无接点信号部件19包含类似于解码级40的编码级41，它具有连接在无接点数据输入装置21上的输入端27，通过该输入端能将数据作用在编码级41上。此外，可通过另一输入端97将第四时钟信号CLK4作用在编码级41上。要输出的数据可用编码级41编码。编码数据是从编码级41传送到输出端58上并通过单向线路59作用在模拟信号部件39的调制器级46上的。随后，调制器级46实行允许传送到发射/接收设备的调制过程。调制过程可以是诸如所谓负载调制。
图3的数据运载器1及其电路2包含时钟信号检测装置60，用它检测在接点连接模式中出现的接点连接时钟信号KB-CLK的存在及在无接点模式中出现的无接点时钟信号KL-CLK的存在。为此目的，通过线路61将接点连接时钟信号KB-CLK从接点阵列5的接点7作用在时钟信号检测装置60的第一输入端62上。此外，通过另一线路63将对应于无接点时钟信号KL-CLK的第三时钟信号CLK3作用在时钟信号检测装置60的第二输入端64上。
时钟信号检测装置60使之有可能检测是否在各自的输入端62或64上出现时钟信号KB-CLK或CLK3，并且还检测是否同时在两个输入端62与64上出现时钟信号KB-CLK与CLK3，即已激活了接点连接模式及无接点模式两者，因为只有在上述情况中两个时钟信号KB-CLK与CLK3才出现在时钟信号检测装置60的两个输入端62与64上。从而，时钟信号检测装置60构成有可能用它来检测已激活接点连接模式与无接点模式两者的附加检测装置。
当时钟信号检测装置60在它们的输入端62上检测到接点连接时钟信号KB-CLK的存在时，时钟信号检测装置60在第一输出端65上生成接点连接控制信息KBSI。当时钟信号检测装置60在它们的第二输入端64上检测到第三时钟信号CLK3的存在时，时钟信号检测装置在它们的第一输出端65上生成无接点控制信息KLSI。当时钟信号检测装置60在它们的两个输入端62与64上检测到两个时钟信号KB-CLK与KB-CLK3的同时存在时，时钟信号检测装置60也在它们的输出端65上生成接点连接控制信息KBSI，这意味着在这一情况中接点连接模式具有所谓的主功能，而时钟信号检测装置60在第二输出端66上生成禁止信息BI。
时钟信号开关设备68的控制输入端67连接在时钟信号检测装置60的第一输出端65上。时钟信号开关设备68具有第一时钟信号输入端69、第二时钟信号输入端70及时钟信号输出端71。第一时钟信号输入端69连接在第一时钟信号处理电路32的输出端38上，作为其结果，可将具有9.6KHz频率的第二时钟信号CLK2作用在第一时钟信号输入端69上，该频率对应于接点连接模式中的数据传输率。第二时钟信号输入端70连接在第二时钟信号处理电路42的第三输出端52上，作为其结果，可将第五时钟信号CLK5作用在第二时钟信号输入端70上，第五时钟信号具有106KHz的频率，它对应于无接点模式中的数据传输率。
当接点连接控制信息KBSI作用在时钟信号开关设备68上时，时钟信号开关设备68提供从第一时钟信号输入端69到时钟信号输出端71的连接。当无接点控制信息KLSI作用在时钟信号开关设备68上时，时钟信号开关设备68提供从第二时钟信号输入端70到时钟信号输出端71的连接。从而，在时钟信号输出端71上总是可得到瞬时活跃模式中所需的时钟信号。
对于接点连接接口装置3的接点连接信号部件14中的信号调节电路31，还应指出，信号调节电路31保证如果在其电源电位输入端48上无电源电位VCC出现，便将对应于逻辑零的电位作用在单向线路34上，作为其结果，将接点连接接口装置3的接点连接数据输出装置16设定为对应于逻辑零的状态。从而，信号调节电路31构成在没有电源电位VCC，即接点连接模式处于不活跃时保证将接点连接接口装置3的接点连接数据输出装置16设定为对应于逻辑零的状态的装置。
此外，关于无接点信号部件19中的解码级40，应指出，如果没有电源电位VDD作用在其电源电位输入端47上，解码级40在其输出端56上生成对应于逻辑零的电位，作为其结果，其输出装置连接在输出端56上的无接点接口装置4的无接点数据输出装置20也设定为对应于逻辑零的状态。从而，解码级40进一步构成在没有电源电位VDD，即在无接点模式不活跃时保证也将无接点接口装置4的无接点数据输出装置20设定为对应于逻辑零的状态的装置。
图3的数据运载器1及数据运载器1的电路2还包括数据传送装置27。数据传送装置27是用“或”门72以特别简单与有利的方式构成的。这时，数据传送装置27的数据输入装置28及数据输入装置29对应于“或”门72的两个输入端而数据传送装置27的数据输出装置30对应于“或”门72的输出端。用作数据传送装置27的这一“或”门72的特别优点是在其输入端与输出端之间基本上不存在电压损失，作为其结果，在其输出端上永远可获得全电压振幅。当接点连接模式不活跃时，数据传送装置27的第一数据输入装置28是在对应于逻辑零的电位上。当无接点模式不活跃时，数据传送装置27的第二数据输入装置29是在对应于逻辑零的电位上。
由于它构成为执行逻辑“或”功能，“或”门72能以下述方式将在第一数据输入装置28上接收的数据及在第二数据输入装置29上接收的数据传送给数据输出装置30，即如果分别出现上述数据，则分别传送所述数据，及如果同时出现所述数据则同时将它们传送给数据输出装置30并从而到数据处理装置22。
在本例中，数据处理装置22包括具有数据输入端74、时钟信号输入端75及数据输出端76的所谓同步触发器73。数据输入端74连接在数据处理装置22的数据输入装置23上。时钟信号输入端75通过时钟信号线77连接在时钟信号开关设备68的时钟信号输出端71上，作为其结果，同步触发器73总是通过时钟信号输入端75接收活跃模式中所需的时钟信号CLK2或CLK5。同步触发器73用于相对于各自的时钟信号CLK2或CLK5同步作用在数据输入端74上的数据。从同步触发器73的输出端76将同步的数据作用在数据调节装置79的输入端78上，这是以串行方式实行的。数据调节装置79基本上包括通用同步发射/接收单元，它除了其它功能以外尤其起动串行方式与并行方式之间的数据转换，并且它包含能检测数据传输错误的检错装置，及还包含允许将数据嵌入所要求的数据中的装置。在本例中，数据调节装置79是以硬件形式实现的。然而它们也能以软件形式实现。
除了数据输入端78，数据调节装置79还具有连接在数据处理装置22的数据输出装置24上的数据输出端80。此外，数据调节装置79具有能通过它作用第一时钟信号(CLK1)的第一时钟信号输入端81，能取决于激活的模式通过它作用第三时钟信号CLK3的第二时钟信号输入端82及能取决于激活的模式通过它作用通过时钟信号线77来自时钟信号开关设备68的时钟信号输出端的第二时钟信号CLK2或第五时钟信号CLK5之一的第三时钟信号输入端83。
数据调节装置79包含由多个寄存器构成的寄存器装置84。
数据处理装置22还包含微处理器85。微处理器85通过总线86连接在寄存器装置84上，使微处理器85能读出与读入寄存器装置。
微处理器85还具有第一时钟信号输入端87及第二时钟信号输入端88。第一时钟信号CLK1能通过第一时钟信号输入端87作用在微处理器85上。第三时钟信号CLK3能通过第二时钟信号输入端88作用在微处理器85上。
微处理器85通过构成总线25的一部分的总线89连接在存储装置26上。在微处理器85的协助下数据能通过总线89加载到存储装置26中，即数据运载器1以接点连接模式或无接点模式接收的数据。
存储装置26通过也构成总线25的一部分的另一总线90连接在数据调节装置79上。利用这另一总线90在受微处理器85控制的数据调节装置79的协助下能从存储装置26中读取数据，读出数据之后由数据运载器1在接点连接模式或无接点模式中输出它们。
当在接点连接模式中时，数据运载器1通过接点阵列5的接点11接收数据并通过双向线路33、信号调节电路31、单向线路34及接点连接数据输出装置16将这样接收的数据作用在数据传送装置27的第一数据输入装置28上。数据传送装置27将作用的数据传送到它们的数据输出装置30并从而到数据处理装置22，后者保证在同步触发器73、数据调节装置79及微处理器85的协助下将接收的数据存储在存储装置26中。
类似地，将在数据运载器1的无接点模式中接收的数据-即用传输线圈18在无接点方式中接收并用解码级40解码的-通过所述级的输出端56从解码级40作用在数据传送装置27的第二数据输入装置29上。在本例中，数据传送装置27还保证无故障地将作用的数据传送到数据输出装置30并从而到数据处理装置22，后者以类似的方式保证将接收的数据加载到存储装置26中。
当在图3的数据运载器1中接点连接模式与无接点模式都激活并将接收的数据作用在数据传送装置27的第一数据输入装置28及第二数据输入装置29两者上时，数据传送装置27将同时接收的数据同时传送给数据输出装置30，作为其结果，将基本上构成无意义及无用的数据混合物的同时传送的数据引导到数据处理装置22并最终到数据调节装置79。在本例中，时钟信号检测装置60检测到分别在其输入端62与64上同时出现时钟信号KB-CLK及时钟信号CLK3，作为结果，时钟信号检测装置在其第二输出端66上生成禁止信息BI。禁止信息BI通过线路91作用在数据调节装置79的控制输入端92上。在数据调节装置79中禁止信息BI禁止处理作用在数据处理装置22上及从而通过数据输入装置23到数据调节装置79上的数据，即在本例中无意义与无用的数据混合物。这意味着在检测到接点连接模式与无接点模式都已激活时，时钟信号检测装置60能导致禁止处理数据处理装置22通过其数据输入装置23作用的数据。
应指出数据处理装置22的数据输出装置24与接点连接接口装置3的接点连接数据输入装置17与无接点接口装置4的无接点数据输入装置21是互相电连接的。对于简单的电路设计这特别有利。然而，用图1中所示的数据运载器1也能获得这一优点。
在激活接点连接模式时及在激活无接点模式时都能在微处理器85控制下的数据调节装置79的协助下从存储装置26中读取存储在存储装置26中并要由数据运载器1输出的数据。该数据能通过数据调节装置79的数据输出端80及数据处理装置22的数据输出装置24作用在接点连接接口装置3的数据输入装置17及无接点接口装置4的数据输入装置21上。从而，如果数据载体1输出数据，输出的数据是由接点阵列5的接点11及传输线圈18两者作用的，这完全没有任何缺点。
本发明不限于此前用示例方式描述的实施例。应指出，构成为执行逻辑“或”功能的数据传送装置也能用本质上更复杂的电路设计的电路实现。
权利要求
1.一种数据运载器(1)，它能在接点连接模式及无接点模式中工作，及它包含下面指定的装置，即接点连接接口装置(3)，通过它能在接点连接模式中接收数据，及它包含用于提供在接点连接模式中接收的数据的接点连接数据输出装置(16)，以及无接点接口装置(4)，通过它能在无接点模式中接收数据，及它包含用于提供在无接点模式中接收的数据的无接点数据输出装置(20)，以及数据处理装置(22)，它包含用于接收在接点连接模式中接收的及在无接点模式中接收的数据的数据输入装置(23)，及能用该数据处理装置来处理在接点连接模式中接收的及在无接点模式中接收的数据，以及数据传送装置(27)它包含第一数据输入装置(28)与第二数据输入装置(29)以及数据输出装置(30)，其中第一数据输入装置(28)连接在接点连接接口装置(3)的接点连接数据输出装置(16)上，及其中第二数据输入装置(29)连接在无接点接口装置(4)的无接点数据输出装置(20)上，及其中数据输出装置(30)连接在数据处理装置(22)的数据输入装置(23)上；以及它构成为传送在接点连接模式中接收并作用在其第一数据输入装置(28)上的数据，及传送在无接点模式中接收并通过它们的数据输出装置(30)作用在数据处理装置(22)上的数据，及禁止将从它们的数据输入装置之一(28或29)接收的数据传送到另一个数据输入装置(29或28)，其特征在于数据传送装置(27)是构造成执行逻辑“或”功能，及根据这一构造，数据传送装置(27)适合于将在它们的第一数据输入装置(28)与它们的第二数据输入装置(29)上同时接收的数据同时传送到它们的数据输出装置(30)并从而到数据处理装置(22)。
2.权利要求1中所要求的数据运载器(1)，其特征在于该数据传送装置(27)是用“或”门(72)构成的。
3.权利要求1中所要求的数据运载器(1)，其特征在于数据处理装置(22)包含用于输出要在接点连接模式及无接点模式中输出的数据的数据输出装置(24)，以及接点连接接口装置(3)包含用于接收要在接点连接模式中输出的数据的接点连接数据输入装置(17)；以及无接点接口装置(4)包含用于接收要在无接点模式中输出的无接点数据输入装置(21)，以及数据处理装置(22)的数据输出装置(24)及接点连接接口装置(3)的接点连接数据输入装置(17)及无接点接口装置(4)的无接点数据输入装置(21)是互相电连接的。
4.权利要求1中所要求的数据运载器(1)，其特征在于已设置了装置(31)，它在接点连接模式不活跃时导致将接点连接接口装置(3)的接点连接数据输出装置(16)设定为对应于逻辑零的状态，以及已设置了另一装置(40)，它在无接点模式下不活跃时导致将无接点接口装置(4)的无接点数据输出装置(20)类似地设定为对应于逻辑零的状态。
5.权利要求1中所要求的数据运载器(1)，其特征在于已设置了检测装置(60)，它能检测已激活了接点连接模式及无接点模式两者，及它在检测到接点连接模式与无接点模式两者都已激活时，能导致禁止数据处理装置(22)处理通过它们的数据输入装置(23)作用在所述数据处理装置上的数据。
6.权利要求5中所要求的数据运载器(1)，其特征在于，检测装置(60)是用时钟信号检测装置构成的，它能检测在接点连接模式激活时出现的接点连接时钟信号(KB-CLK)的存在及在无接点模式激活时出现的无接点时钟信号(CLK3)的存在。
7.一种用于数据运载器(1)的电路(2)，该电路能在接点连接模式及无接点模式中工作，及它包含下面指定的装置，即接点连接接口装置(3)，能通过它在接点连接模式中接收数据，及它包含用于提供在接点连接模式中接收的数据的接点连接数据输出装置(16)，以及无接点接口装置(4)，能通过它在无接点模式中接收数据，及它含用于提供在无接点模式中接收的数据的无接点数据输出装置(20)，以及数据处理装置(22)，它包含用于接收在接点连接模式中接收及在无接点模式中接收的数据的数据输入装置(23)，及能用该数据处理装置来处理在接点连接模式中接收及在无接点模式中接收的数据，以及数据传送装置(27)，它包含第一数据输入装置(28)与第二数据输入装置(29)以及数据输出装置(30)，其中第一数据输入装置(28)连接在接点连接接口装置(3)的接点连接数据输出装置(16)上，及其中第二数据输入装置(29)连接在无接点接口装置(4)的无接点数据输出装置(20)上，及其中数据输出装置(30)连接在数据处理装置(22)的数据输入装置(23)上，以及它构造成传送在接点连接模式中接收并作用在其第一数据输入装置(28)上的数据，及传送在无接点模式中接收并通过它们的数据输出装置(30)作用在数据处理装置(22)上的数据，及禁止将所接收的数据从它们的数据输入装置之一(28或29)传送到另一个数据输入装置(29或28)，其特征在于数据传送装置(27)构造成执行逻辑“或”功能，以及根据这一构造，数据传送装置(27)适合于将在它们的第一数据输入装置(28)及它们的第二数据输入装置(29)上同时接收的数据同时传送到它们的数据输出装置(30)并从而到数据处理装置(22)。
8.权利要求7中所要求的电路(2)，其特征在于数据传送装置(27)是用“或”门(72)构成的。
9.权利要求7中所要求的电路(2)，其特征在于数据处理装置(22)包含用于输出要在接点连接模式及无接点模式中输出的数据的数据输出装置(24)，以及接点连接接口装置(3)包含用于接收要在接点连接模式中输出的数据的接点连接数据输入装置(17)，以及无接点接口装置(4)包含用于接收要在无接点模式中输出的数据的无接点数据输入装置(21)，以及数据处理装置(22)的数据输出装置(24)及接点连接接口装置(3)的接点连接数据输入装置(17)及无接点接口装置(4)的无接点数据输入装置(21)是互相电连接的。
10.权利要求7中所要求的电路(2)，其特征在于已设置了装置(31)，它在接点连接模式不活跃时导致将接点连接接口装置(3)的接点连接数据输出装置(16)设定为对应于逻辑零的状态，以及已设置了另一装置(40)，它在无接点模式不活跃时导致将无接点接口装置(4)的无接点数据输出装置(20)类似地设定为对应于逻辑零的状态。
11.权利要求7中所要求的电路(2)，其特征在于，已设置了检测装置(60)，它能检测已激活了接点连接模式及无接点模式两者，及它在检测到已激活了接点连接模式及无接点模式两者之一事实时能导致禁止数据处理装置(22)处理通过它们的数据输入装置(23)作用在所述数据处理装置上的数据。
12.权利要求11中所要求的电路(2)，其特征在于检测装置(60)是用时钟信号检测装置构成的，它能检测在激活接点连接模式时出现的接点连接时钟信号(KB-CLK)的存在及在激活无接点模式时出现的无接点时钟信号(CLK3)的存在。
全文摘要
一种能在接点连接模式及无接点模式中工作的数据运载器(1)及用于这一数据运载器(1)的电路(2)具有接点连接接口装置(3)、无接点接口装置(4)、数据处理装置(22)及数据传送装置(27),用数据传送装置能将接点连接模式激活时及无接点模式激活时接收的数据从各自的接口装置(3,4)传送到数据处理装置(22),数据传送装置(27)构造成执行逻辑“或”功能,及根据这一构造,当接点连接接口装置(3)及无接点接口装置(4)同时接收数据时,将所述同时接收的数据传送到数据处理装置(22)。
文档编号G06K19/07GK1242850SQ98801561
公开日2000年1月26日 申请日期1998年9月11日 优先权日1997年10月22日
发明者D·J·贝尔格, B·恰尔, K·西克特 申请人:皇家菲利浦电子有限公司