储模块123连接；所述环路滤波模块102与写控制模块114连接，所述写控制模块114与第一存储模块113连接，所述写控制模块114与第二存储模块123连接；
[0040]所述写控制模块114用于生成环路滤波模块第一写有效信号；
[0041]所述环路滤波模块102用于接收第一写有效信号，将第一数据写入第一存储模块；
[0042]所述读控制模块124用于在环路滤波模块将第一数据写入第一存储模块完成后，生成总线模块第一读有效信号；
[0043]所述总线模块101用于接收第一读有效信号，读取第一存储模块中的第一数据，所述写控制模块还用于生成环路滤波模块第二写有效信号；
[0044]所述环路滤波模块102还用于接收第二写有效信号，将第二数据写入第二存储模块；
[0045]所述读控制模块124还用于在环路滤波模块将第二数据写入第二存储模块完成后，生成总线模块第二读有效信号；
[0046]所述总线模块101还用于接收第二读有效信号，读取第二存储模块中的第二数据。
[0047]在本实施方式中，所述总线模块为ARMA总线，所述环路滤波模块为环路滤波器，环路滤波器可以应用于视频解码过程，用于消除块效应。读控制信号和写有效信号可以自定义设置，优选的，可以将读控制信号和写有效信号的有效值设置为1，无效值设置为0。总线模块与环路滤波模块交互过程中，首先写控制模块生成第一写控制信号“ 1 ”，说明第一存储模块为可写状态，而后环路滤波模块接收到写控制信号后，就可以向第一存储模块中写入数据。当第一存储模块中的写入数据完成后，则写控制模块生成第二写控制信号“ 1 ”，说明第二存储模块为可写状态，环路滤波模块可以向第二存储模块中写入数据。又由于此时第一存储模块中的数据已经写入完成，因而可以被总线模块所读取，则此时读控制模块生成第一读控制信号“ 1 ”，说明第一存储模块为可读状态，总线模块从第一存储模块中读走数据进行传输。当第二存储模块中的数据也写入完成后，则读控制模块生成第二读控制信号“ 1 ”，总线模块从第二存储模块中读走数据进行传输。如此循环反复，直至环路滤波模块的数据全部写入完成，并且所有数据被总线模块读取完成。由于环路滤波模块与总线模块可以共享一套读写控制，时钟分离轮转切换，使得读写数据可以流水作业，大大提高了数据读写效率。同时，采用两个存储模块来存储读写数据，任意一个存储模块只需满足在同一时刻可以进行读操作或写操作中的一项即可，相较于需要满足在同一时刻既可读又可写的存储模块而言，减小了硬件面积，进而节约了硬件成本。
[0048]在某些实施例中，所述写有效信号和读有效信号通过计数器实现，则所述第二写有效信号相对于第一写有效信号计数器的值加1，所述第二读有效信号相对于第一读有效信号计数器的值加1。为了便于写信号和读信号轮转切换，可以使用计数器来表征信号切换周期。例如当计数器值加1时，环路滤波模块开始向第二模块中写入数据，当计数器值再次加1时，环路滤波模块开始向第一模块中写入数据，如此循环反复。同理，当计数器值加1时，总线模块开始从第二模块中读取数据，当计数器值再次加1时，总线模块开始从第一模块中读取数据，如此循环反复。
[0049]在本实施方式中，所述第一存储模块和第二存储模块为单口 RAM。单口 RAM读写操作简单，通过对两块单口 RAM轮转控制，可以使得读写操作可以流水作业，不仅可以实现双口 RAM的功能，且相较于双口 RAM而言大大节省了硬件面积，降低了生产成本。
[0050]在本实施方式中，所述装置还包括判断模块，所述判断模块用于判断环路滤波模块的数据是否全部写入完成，并在数据全部写入完成后，发出结束信号，所述结束信号可以发送至CPU，CPU在接收到结束信号后可以作出相应提示，如弹窗提示、语音提示等。技术人员可以通过相应提示清楚知悉数据是否全部读写完成。
[0051]请参阅图2，为本发明一【具体实施方式】涉及的总线模块与环路滤波模块的时钟轮转控制方法的流程示意图。以及发明人还提供了一种总线模块与环路滤波模块的时钟轮转控制方法，所述方法应用于总线模块与环路滤波模块的时钟轮转控制装置，所述装置包括总线模块、环路滤波模块、存储模块和控制模块，所述存储模块包括第一存储模块和第二存储模块，所述控制模块包括写控制模块和读控制模块；所述总线模块与读控制模块连接，所述读控制模块与第一存储模块连接，所述读控制模块与第二存储模块连接；所述环路滤波模块与写控制模块连接，所述写控制模块与第一存储模块连接，所述写控制模块与第二存储模块连接；则所述方法包括以下步骤:
[0052]S201:写控制模块生成环路滤波模块第一写有效信号；
[0053]S202:环路滤波模块接收第一写有效信号，将第一数据写入第一存储模块；
[0054]S203:读控制模块在环路滤波模块将第一数据写入第一存储模块完成后，生成总线模块第一读有效信号；
[0055]S204:总线模块接收第一读有效信号，读取第一存储模块中的第一数据，写控制模块生成环路滤波模块第二写有效信号；
[0056]S205:环路滤波模块接收第二写有效信号，将第二数据写入第二存储模块；
[0057]S206:读控制模块在环路滤波模块将第二数据写入第二存储模块完成后，生成总线模块第二读有效信号；
[0058]S207:总线模块接收第二读有效信号，读取第二存储模块中的第二数据。
[0059]在某些实施例中，所述写有效信号和读有效信号通过计数器实现，则所述第二写有效信号相对于第一写有效信号计数器的值加1，所述第二读有效信号相对于第一读有效信号计数器的值加1。为了便于写信号和读信号轮转切换，可以使用计数器来表征信号切换周期。例如当计数器值加1时，环路滤波模块开始向第二模块中写入数据，当计数器值再次加1时，环路滤波模块开始向第一模块中写入数据，如此循环反复。同理，当计数器值加1时，总线模块开始从第二模块中读取数据，当计数器值再次加1时，总线模块开始从第一模块中读取数据，如此循环反复。
[0060]在本实施方式中，所述第一存储模块和第二存储模块为单口 RAM。单口 RAM读写操作简单，通过对两块单口 RAM轮转控制，可以使得读写操作可以流水作业，不仅可以实现双口 RAM的功能，且相较于双口 RAM而言大大节省了硬件面积，降低了生产成本。
[0061]在某些实施例中，所述方法还包括:判断环路滤波模块的数据是否全部写入完成，并在数据全部写入完成后，发出结束信号。所述结束信号可以发送至CPU，CPU在接收到结束信号后可以作出相应提示，如弹窗提示、语音提示等。技术人员可以通过相应提示清楚知悉数据是否全部读写完成。而如果数据未全部写入，则所述装置会重复步骤S201至S207，直至数据全部读写完成。
[0062]上述技术方案所述的总线模块与环路滤波模块的时钟轮转控制方法和装置，所述装置包括第一存储模块和第二存储模块，在工作时某一个存储模块用于环路滤波模块写入数据，另一个存储模块用于总线模块读取数据，两者时钟分离轮转切换，使得读写数据可以流水作业，大大提高了数据读写效率。同时，采用两个存储模块来存储读写数据，任意一个存储模块只需满足在同一时刻可以进行读操作或写操作中的一项即可，相较于需要满足在同一时刻既可读又可写的存储模块而言，减小了硬件面积，进而节约了硬件成本。
[0063]需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操