一种总线模块与环路滤波模块的时钟轮转控制方法和装置的制造方法_3

文档序号:9616221阅读:来源:国知局
作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括……”或“包含……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此夕卜,在本文中,“大于”、“小于”、“超过”等理解为不包括本数以上”、“以下”、“以内”等理解为包括本数。
[0064]本领域内的技术人员应明白,上述各实施例可提供为方法、装置、或计算机程序产品。这些实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。上述各实施例涉及的方法中的全部或部分步骤可以通过程序来指令相关的硬件来完成,所述的程序可以存储于计算机设备可读取的存储介质中,用于执行上述各实施例方法所述的全部或部分步骤。所述计算机设备,包括但不限于:个人计算机、服务器、通用计算机、专用计算机、网络设备、嵌入式设备、可编程设备、智能移动终端、智能家居设备、穿戴式智能设备、车载智能设备等;所述的存储介质,包括但不限于:RAM、磁碟、磁带、光盘、闪存、U盘、移动硬盘、存储卡、记忆棒、网络服务器存储、网络云存储等。
[0065]上述各实施例是参照根据实施例所述的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到计算机设备的处理器以产生一个机器,使得通过计算机设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0066]这些计算机程序指令也可存储在能引导计算机设备以特定方式工作的计算机设备可读存储器中,使得存储在该计算机设备可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0067]这些计算机程序指令也可装载到计算机设备上,使得在计算机设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0068]尽管已经对上述各实施例进行了描述,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改,所以以上所述仅为本发明的实施例,并非因此限制本发明的专利保护范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围之内。
【主权项】
1.一种总线模块与环路滤波模块的时钟轮转控制装置,其特征在于,所述装置包括总线模块、环路滤波模块、存储模块和控制模块,所述存储模块包括第一存储模块和第二存储模块,所述控制模块包括写控制模块和读控制模块;所述总线模块与读控制模块连接,所述读控制模块与第一存储模块连接,所述读控制模块与第二存储模块连接;所述环路滤波模块与写控制模块连接,所述写控制模块与第一存储模块连接,所述写控制模块与第二存储模块连接; 所述写控制模块用于生成环路滤波模块第一写有效信号; 所述环路滤波模块用于接收第一写有效信号,将第一数据写入第一存储模块; 所述读控制模块用于在环路滤波模块将第一数据写入第一存储模块完成后,生成总线模块第一读有效信号; 所述总线模块用于接收第一读有效信号,读取第一存储模块中的第一数据,所述写控制模块还用于生成环路滤波模块第二写有效信号; 所述环路滤波模块还用于接收第二写有效信号,将第二数据写入第二存储模块;所述读控制模块还用于在环路滤波模块将第二数据写入第二存储模块完成后,生成总线模块第二读有效信号; 所述总线模块还用于接收第二读有效信号,读取第二存储模块中的第二数据。2.根据权利要求1所述的总线模块与环路滤波模块的时钟轮转控制装置,其特征在于,所述写有效信号和读有效信号通过计数器实现,则所述第二写有效信号相对于第一写有效信号计数器的值加1,所述第二读有效信号相对于第一读有效信号计数器的值加1。3.根据权利要求1所述的总线模块与环路滤波模块的时钟轮转控制装置,其特征在于,所述第一存储模块和第二存储模块为单口 RAM。4.根据权利要求1所述的总线模块与环路滤波模块的时钟轮转控制装置,其特征在于,所述装置还包括判断模块,所述判断模块用于判断环路滤波模块的数据是否全部写入完成,并在数据全部写入完成后,发出结束信号。5.一种总线模块与环路滤波模块的时钟轮转控制方法,其特征在于,所述方法应用于总线模块与环路滤波模块的时钟轮转控制装置,所述装置包括总线模块、环路滤波模块、存储模块和控制模块,所述存储模块包括第一存储模块和第二存储模块,所述控制模块包括写控制模块和读控制模块;所述总线模块与读控制模块连接,所述读控制模块与第一存储模块连接,所述读控制模块与第二存储模块连接;所述环路滤波模块与写控制模块连接,所述写控制模块与第一存储模块连接,所述写控制模块与第二存储模块连接;则所述方法包括以下步骤: 写控制模块生成环路滤波模块第一写有效信号; 环路滤波模块接收第一写有效信号,将第一数据写入第一存储模块; 读控制模块在环路滤波模块将第一数据写入第一存储模块完成后,生成总线模块第一读有效信号; 总线模块接收第一读有效信号,读取第一存储模块中的第一数据,写控制模块生成环路滤波模块第二写有效信号; 环路滤波模块接收第二写有效信号,将第二数据写入第二存储模块; 读控制模块在环路滤波模块将第二数据写入第二存储模块完成后,生成总线模块第二读有效信号; 总线模块接收第二读有效信号,读取第二存储模块中的第二数据。6.根据权利要求5所述的总线模块与环路滤波模块的时钟轮转控制方法,其特征在于,所述写有效信号和读有效信号通过计数器实现,则所述第二写有效信号相对于第一写有效信号计数器的值加1,所述第二读有效信号相对于第一读有效信号计数器的值加1。7.根据权利要求5所述的总线模块与环路滤波模块的时钟轮转控制方法,其特征在于,所述第一存储模块和第二存储模块为单口 RAM。8.根据权利要求5所述的总线模块与环路滤波模块的时钟轮转控制方法,所述方法还包括: 判断环路滤波模块的数据是否全部写入完成,并在数据全部写入完成后,发出结束信号。
【专利摘要】本发明公开了一种总线模块与环路滤波模块的时钟轮转控制方法和装置,所述装置包括第一存储模块和第二存储模块,在工作时某一个存储模块用于环路滤波模块写入数据,另一个存储模块用于总线模块读取数据,两者时钟分离轮转切换,使得读写数据可以流水作业,大大提高了数据读写效率。同时,采用两个存储模块来存储读写数据,任意一个存储模块只需满足在同一时刻可以进行读操作或写操作中的一项即可,相较于需要满足在同一时刻既可读又可写的存储模块而言,减小了硬件面积,进而节约了硬件成本。
【IPC分类】G06F13/40, G06F13/38
【公开号】CN105373501
【申请号】CN201510464680
【发明人】张明懿
【申请人】福州瑞芯微电子股份有限公司
【公开日】2016年3月2日
【申请日】2015年7月31日
当前第3页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1