对存储器控制器进行读训练的制作方法
【技术领域】
[0001]在此描述的实施例一般地涉及存储器系统，在所述存储器系统中存储器控制器通过单个通道或总线与多个存储器模块进行通信，所述存储器模块具有与耦合到该通道和存储器控制器的插槽兼容的引脚布局。
【背景技术】
[0002]存储器控制器管理处理器与一个或多个存储器模块之间在接口或总线上的数据流。存储器控制器包含对存储器模块进行读写以及对存储在DRAM中的数据进行刷新所需的逻辑。其实现为单个芯片。存储器控制器支持耦合到通道的多个存储器模块所使用的协议，例如电子器件工程联合委员会(JH)EC)第三代双倍数据速率(DDR3)同步动态随机存取存储器(SDRAM)协议。
[0003]在对存储器使用接口之前，存储器控制器必须通过调整存储器控制器将激活以从存储器模块采样读数据的定时，来配置存储器模块的操作。单个对齐设备，例如相位插值器，被存储器控制器控制以产生时钟相位信息，并响应于相位控制信号和具有不同确定相位的参考信号来对齐数据采样信号以在读数据将被发送的中心处或数据眼采样读数据中心。
【附图说明】
[0004]实施例通过举例的方式并参考附图进行说明，附图并非按比例绘制，其中相似的参考数字指代相似的元件。
[0005]图1示出了具有存储器系统的系统的实施例。
[0006]图2示出了存储器模块的实施例。
[0007]图3示出了存储器控制器和存储器模块之间的总线接口的实施例。
[0008]图4是执行细读训练来调整相位插值器以产生采样信号的操作的实施例。
[0009]图5示出了执行粗读训练来确定读数据被接收时的读偏移量的操作的实施例。
[0010]图6示出了在正常读操作期间执行相位插值器训练的操作的实施例。
【具体实施方式】
[0011]通过存储器接口，存储器模块将选通信号连同数据信号发送到存储器控制器，在那里存储器控制器处理选通信号以确定何时开启接收器并读取数据。然后存储器控制器可使用其他过程来确定在何处采样读数据以读取，例如使用相位插值器。
[0012]所描述的实施例提供技术以执行细读训练，后面跟随粗读训练，然后是高级读训练，从而在正常读操作期间调整相位插值器。所描述的实施例为存储器模块提供边带信号通路以返回存储器控制器用来调整相位插值器的信号。并且，存储器控制器提供存储器模块信号模式(pattern)，存储器模块通过总线上与数据和命令总线线路分离的边带信号通路返回该存储器模块信号模式，供存储器控制器用于确定何时开启接收器以对返回的读数据进行采样的读偏移量定时。
[0013]在下面的描述中，为了提供对本发明更透彻的理解，阐述了大量特定细节，例如逻辑实现、操作码、指定操作数的装置、资源分割/共享/复制实现、系统组件的类型和相互关系以及逻辑划分/整合选择。然而，本领域技术人员应当理解，可以不用这些特定细节实施本发明。在其他实例中，为了避免混淆本发明，没有详细地示出控制结构、门级电路和全套软件指令序列。根据所包含的说明，无需过度实验，本领域技术人员将能够实现适当的功會K。
[0014]说明中的指代“一个实施例”、“实施例”、“示例实施例”等，表示所描述的实施例可以包括特别的特征、结构或特性，但是每个实施例可不必定包括该特别的特征、结构或特性。并且，这样的短语并不必定指代相同的实施例。
[0015]在下面的说明书和权利要求书中，可能用到术语“耦合”和“连接”以及它们的衍生词。应当理解，这些术语并非作为彼此的同义词。“耦合”用于表示可能或可能不彼此直接物理或电性接触的两个或多个元件，彼此协作或交互。“连接”用于表示在两个或多个彼此耦合的元件之间建立通信。某些实施例涉及存储器设备电子组件。实施例包括设备和形成电子组件的方法。
[0016]图1示出了计算系统100的实施例，计算系统100包括典型地安装在母板上的一个或多个处理器102、存储器控制器104和多个存储器模块200a、200b。处理器102可包括中央处理单元、多核处理器。存储器控制器104，响应于来自处理器102的存储器存取请求，经由总线108与多个存储器模块200a、200b通信，总线108也称之为通道、总线接口等，其中存储器模块200a、200b 二者分别地和独立地连接到相同的总线108。存储器控制器104可包括控制器逻辑110，控制器逻辑110包含:被执行以实现操作的代码或逻辑;相位插值器112，用于接收输入定时信号并产生与所接收的读数据信号的数据眼对齐的插值采样信号;线性反馈移位寄存器(LFSR) 114，用于产生在粗和高级读训练阶段使用的随机读标识符；以及训练寄存器116，用于存储训练操作期间使用的值。
[0017]在图1的实施例中，存储器模块200a、200b安装在系统100母板上的插槽或存储器插座中。存储器模块200a、200b可包括相同或不同类型的存储器模块，这些存储器模块具有和母板上的存储器插槽中的引脚排列兼容的引脚排列。并且，存储器模块可支持相同或不同的存储器协议，例如第四代双倍数据速率(DDR4)协议和其他协议。尽管仅示出了两个存储器模块200a、200b，可以有多个存储器模块。
[0018]存储器模块200a、200b中的每个分别在存储器模块200a、200b的一边或两边包括存储器芯片202a、204a、206a、208a和202b、204b、206b、208b以存储数据。位于存储器模块包装200a、200b—边或两边上的存储器芯片，例如DRAM芯片，包括存储正在被处理器102使用的数据的存储元件。
[0019]每个存储器模块200a、200b可包括存储器模块控制器210a、210b用于与存储器控制器104协调存储器管理和存取操作。存储器控制器104包括逻辑，例如逻辑110，用于关于连接到总线108的存储器模块200a、200b管理读训练操作、读写操作和存储器管理操作，并将处理器2接口到存储器模块200a、200b。存储器控制器104和/或存储器模块200a、200b可以与处理器102集成，或者如图1所示在系统100母板上与处理器102分离的逻辑中实现。
[0020]系统100母板可包括与不同类型的存储器芯片兼容的存储器插座，以允许支持不同类型的存储器设备的不同类型的存储器模块200a、200b，所述不同类型的存储器设备支持不同的存储器协议，只要不同类型的存储器模块200a、200b与存储器插座中的引脚架构兼容。
[0021]在一个实施例中，存储器模块200a、200b可包括相同或不同类型的双倍数据速率同步动态随机存取存储器(DDR SDRAM)存储器模块，例如LPDDR，双列直插式存储器模块(DI丽)，例如无缓冲DI丽(UDMM)、低负载双列直插式存储器模块(LRDMM)、小型双列直插式存储器模块(SODHM)等。存储器模块200a、200b可实现各种形式的存储器，包括，但不限于，NAND(快闪)存储器，铁电随机存取存储器(FeTRAM)，基于纳米线的非易失性存储器，三维(3D)交叉点存储器例如相变存储器(PCM)，结合忆阻器技术的存储器，磁阻随机存取存储器(MRAM)，自旋转移力矩(STT)-MRAM等。
[0022]图2提供了存储器模块200，例如存储器模块200a、200b，的实施例更详细的情况，比如包括执行存储器模块操作和与存储器控制器104交互的存储器模块控制器210。存储器模块200可包括存储器模块控制器210中的方式寄存器(mode regiSter)212、用来为存储器芯片202、204、206、208缓冲读写数据的读缓冲器214和写缓冲器216，其中方式寄存器212具有可使用方式寄存器集合(MRS)命令进行配置的数据。缓冲器214、216可在存储器模块控制器210内部或者在存储器模块200中存储器模块控制器210外部的电路中实现。在进一步的实施例中，方式寄存器212可在存储器芯片202、204、206、208中实现。
[0023]实现存储器模块控制器210和存储器控制器104操作的代码或逻辑可实现为加载到存储器中并由处理器执行的计算机可读代码，或者可被编码在硬件逻辑中，例如在专用