的周期数。周期延迟设置是何时存储器控制器逻辑110尝试读数据的粗定时设置，并且在模块526调整该粗周期延迟定时或周期水平时间直到当收到读ID或者从设置同意开始往返延迟设置时该定时匹配。从模块526开始控制返回到模块502从而持续地为粗读训练产生随机读ID直到匹配。如果(在模块524)所发送的和所接收的读ID匹配，那么存储器控制器逻辑110确定(在模块526)读偏移量为从发送同意信号到收到匹配读ID的时间差。确定读偏移量之后，存储器控制器逻辑110可发送(在模块530)方式寄存器命令到存储器模块200以确定粗读训练。一旦接收到终止(在模块542)粗读训练的命令，存储器模块控制器200对方式寄存器212进行编程(在模块540)。
[0038]细读训练产生用于控制相位插值器112的设置以产生插值采样信号以在传输读数据的数据眼内进行读取，且粗读训练步骤的结果是用于确定在设置同意信号之后何时开始接收读数据的读偏移量。在细和粗读训练之后，可使用所确定的相位插值器112设置和读偏移量开始正常的读操作。
[0039]图6示出了由存储器控制器逻辑110和存储器模块控制器202逻辑执行的操作的实施例，所述操作在正常读操作期间执行高级读训练以进一步改进用于产生用来采样读数据信号的采样信号的相位插值器112设置。一旦在正常读/写操作期间使用所确定的相位插值器设置和读偏移量启动(在模块600)高级训练，存储器控制器逻辑110执行(在模块602)图5中的模块502-514上的操作以产生并传输读ID信号和读命令。在正常读/写操作(在模块604)期间的高级训练方式中，存储器模块控制器210执行(在模块606)图5中模块510、512、516、518处的操作以处理接收的读命令并通过边带通路300返回读ID。
[0040]一旦存储器控制器104通过边带通路300收到(在模块608)读ID，如果(在模块610)收到的读ID和存储在训练寄存器116中的已发送的读ID匹配，那么确定(在模块612)读ID被读取时的定时。然后存储器控制器逻辑110执行(在模块614)模块418至426处的操作以从所确定的读ID定时确定边沿，从所确定的边沿确定数据眼，以及确定用于控制相位插值器的设置以产生用于在确定的数据眼处采样数据的插值信号。持续执行使用随机产生的读ID调整相位插值器112的这些操作，以使用更有积极性和更现实的随机产生的读ID形式的模式来确定数据眼的边界并对相位插值器112设置重新定中心，与细读训练期间所用的重复相反的模式不同。
[0041]如果(从模块610的“否”分支)不匹配，那么存储器控制器逻辑110修改(在模块616)周期延迟设置为从发送同意到收到读ID的周期数。周期延迟设置是何时存储器控制器逻辑110尝试读取数据的粗定时设置，并且在模块526调整该粗周期延迟定时或周期水平时间直到收到读ID或者从设置同意开始往返延迟设置时该定时匹配。从模块616开始控制返回到模块602以为高级细粒度训练持续产生随机读ID直到匹配。
[0042]所描述的实施例使得能够对读ID线300上的边带读ID信号进行训练从而在总线100上取得低的比特错误率。所述读训练的高效之处在于它用单个模式实现了以眼为中心的采样。所述实施例可进一步在读ID总线300上产生高压模式，从而确定最坏情形的边界。
[0043]应当理解的是，本说明书全篇提及的“一个实施例”或“实施例”表示结合该实施例所描的特定特征、结构或特性被包括在本发明的至少一个实施例中。因此，应当强调和理解的是，在本说明书不同部分的两处或多处提及的“实施例”或“一个实施例”或“可替换实施例”，不必指代相同的实施例。并且，在本发明的一个或多个实施例中这些特定特征、结构或特性可被适当组合。
[0044]类似地，应当理解的是，在对本发明实施例的前述说明中，为了简化公开有助于对各种创造性方面中的一个或多个的理解，有时候在单个实施例、附图或其说明中将各种特征组合在一起。但是，这种公开方法并不应解释为反映了所请求保护的主题要求比每个权利要求中所明确表述的更多的特征的意图。相反，如下面的权利要求所反映的，创造性方面所依赖的少于单个前述公开实施例的所有特征。因此，详细说明后面的权利要求明确地结合到该详细说明中。
[0045]可使用标准编程和/或工程技术以产生软件、固件、硬件或其组合，将所描述的存储器控制器104和存储器模块200的操作实现为方法、装置或计算机可读存储介质。所描述的操作可实现为维护在“计算机可读存储介质”中的代码或逻辑，所述“计算机可读存储介质”可直接执行功能或者处理器可从该计算机存储可读介质读取并执行代码。计算机可读存储介质包括以下中的至少一个:电子电路，存储材料，无机材料，有机材料，生物材料，盒，壳，涂层和硬件。计算机可读存储介质可包括，但不限于，磁存储介质(例如，硬盘驱动，软盘，磁带等)，光存储(CD-ROM，DVD，光盘等)，易失性和非易失性存储设备(例如，EEPROM，ROM，PROM，RAM，DRAM，SRAM，快闪存储器，固件，可编程逻辑等)，固态设备(SSD)等。计算机可读存储介质可进一步包括以硬件设备(例如，集成电路芯片，可编程逻辑器件，可编程门阵列(PGA)，现场可编程门阵列(FPGA)，专用集成电路(ASIC)等)实现的数字逻辑。又进一步地，实现所描述的操作的代码可以以“传输信号”实现，其中传输信号可透过空间或透过传输介质，例如光纤、铜线等，进行传播。代码或逻辑在其中被编码的传输信号可进一步包括无线信号、卫星传输、无线电波、红外信号、蓝牙等。嵌入在计算机可读存储介质上的程序代码可作为传输信号从发送站或计算机发送到接收站或计算机。计算机可读存储介质并不仅仅包含传输信号。本领域技术人员将意识到，在不背离本发明范围的情况下可对本配置进行很多修改，并且制造物品可包括本领域已知的合适的信息承载介质。
[0046]示例
[0047]以下示例关于进一步的实施例。
[0048]示例I是通过总线耦合到至少一个存储器模块的设备，包括:到该至少一个存储器模块的总线接口 ；当操作时执行操作的存储器控制器逻辑，所述操作包括:对存储器模块编程以启动训练方式，其中在所述训练方式中存储器模块在总线接口的边带通路上传输连续的比特模式;通过总线接口接收比特模式;从所接收的比特模式中确定比特模式中的值变换，从而在所确定的值变换之间确定数据眼；以及确定用于控制相位插值器的设置以产生用于在所确定的数据眼内采样数据的插值信号。
[0049]示例2中，示例I的主题可选择性地包括，操作进一步包括:对存储器模块编程以响应于确定数据眼和用于控制相位插值器的设置而终止训练方式以及发送该比特模式。
[0050]示例3中，示例I的主题可选择性地包括，从接收的时钟比特模式中确定变换包括:将来自比特模式的读取值存储在寄存器中；以及确定来自后续传输的比特模式的后续读取值是否与寄存器中的读取值匹配，其中数据眼确定为与存储在寄存器中的值匹配的两个读取值的边沿之间。
[0051 ]示例4中，示例I的主题可选择性地包括，比特模式包括在用于读标识符信号的总线接口的边带通路上的第一连续比特模式，以及边带通路上的第二连续比特模式，其中第一和第二连续比特模式具有相反的值。
[0052]示例5中，示例4的主题可选择性地包括，第一连续比特模式在第一读标识符信号线上发送并且包括连续的1010模式，以及第二连续模式在第二读标识符信号线上发送并且包括连续的0101模式。
[0053]示例6中，示例5的主题可选择性地包括，第一和第二连续模式在每个时钟间隔在O和I之间交替从而创建周期是总线接口上时钟间隔周期两倍的时钟模式。
[0054]示例7中，示例I的主题可选择性地包括，总线接口包括传输命令的命令线，传输数据的数据线，以及读标识符信号线，其中以低于时钟频率的命令频率在读标识符信号线上传输比特模式。
[0055]示例8中，示例I的主题可选择性地包括，操作进一步包括:响应于确定控制相位插值器的设置，将读命令连同读标识符发送到存储器模块;从存储器模块接收包括返回的读标识符的读数据；以及响应于确定返回的读标识符与连同读命令一并发送的读标识符匹配而确定读偏移量，其中读偏移量用于确定何时