专利名称：半导体存储设备和半导体存储设备的写入方法
技术领域：
本发明涉及一种半导体存储设备，更特别地，本发明涉及一种半导体存储设备，在这个设备中数据写入锁存电路连接到一个存储单元阵列中的位线；在存储单元阵列的列中，锁存电路构成的组与存储单元构成的组在行的方向上被分成多个区域，在每个区域中的多个锁存电路连接到单独的数据线。
背景技术：
为了以预定次数执行一个锁存器的操作(例如，锁存电路的总数除以数据线路的数目)，一个传统的半导体存储设备已经被配置成可以在位线上提供数据写入锁存电路，在所有的锁存电路中设置数据之后，同时执行一个写入操作。这里，同步执行写入操作的锁存电路的总数被称为“一页”。
下面参考附图描述现有技术。图6A是一个表示现有技术中半导体存储设备的电路图；图6B是一个表示它的操作的流程图。
在图6A中，参考数字600表示一个按照四条数据线分割所获取的区域0；610是按同样方式分割的区域1；601至604是在区域0(600)内部的存储单元；605至608是在区域0(600)内部的数据写入锁存电路；611至614是在区域1(610)内的存储单元；615至618是在区域1(610)内部的数据写入锁存电路；620是一条字线；621是一条用于在区域0(600)的锁存电路605至608中设置数据的数据线路；622是一条用于在区域1(610)的锁存电路615至618中设置数据的数据线路。
下面根据图6B中表示的流程图，解释上文描述的在现有技术中配置的半导体存储设备的操作。在图6B表示的流程图中，区域中的操作符合彼此的timewise。
首先，区域0(600)中的写入数据存储在锁存电路605至608中(步骤0)。
其次，区域1(610)中写入的数据存储在锁存电路615至618中(步骤1)。
以这种方式完成了一页锁存设置。
随后，将字线620设置到预定的写入电压电平。此后，重复一个检验操作和一个写入操作直到所有的存储单元601至604与611至614已经达到一个预定的阈值电平(步骤2到步骤5)。
以上描述的配置中，写入次数的平行操作性很高，因此可以以相对高的速度完成写入操作。
然而，在上面描述的配置中，直到对于一页中的每一个锁存电路都完成了写入数据的锁存设置才会开始写入操作。因此，即使已经准备好写入操作，在已经设置写入数据的区域也必须要等待其它区域完成写入数据的锁存设置，因而产生了一个损失总体写入时间的问题。
并且，直到完成一页的写入操作才会开始下一页的数据锁存操作。因此即使已经准备下一个数据的锁存，在写入操作已经完成的区域必须要等待其它区域中写入数据的锁存设置的完成，因此产生整个芯片的写入时间被损失的问题。
此外，因为一页的写入操作在任何区域同时开始，写入时间一直是恒定的，因此产生一个问题，就是速度取决于一页内的最慢存储单元的写入速度。
发明内容
已经完成的本发明是为了尝试解决上面现有技术中的问题。本发明的主要目的是提供一种半导体存储设备和一种半导体存储设备的写入方法，其中可以以一个更高的速度执行数据写入处理。
本发明的其它目的、特征和优点将通过下面的描述变得清楚。
为了实现上面描述的目的，作为解决问题的第一实施例，根据本发明的半导体存储设备以一种半导体存储设备为基础，其中数据写入锁存电路连接到一个存储单元阵列的位线上，在存储单元阵列的列中，锁存电路构成的组与存储单元构成的组在行的方向上被分成多个区域，在每一个区域的多个锁存电路都分别地连接到单独的数据线上。在上面描述的半导体存储设备中，每一个区域的多个存储单元公共连接到单独的子字线，而且每一个区域的子字线通过一个字线的开关元件连接到主字线上。
换句话说，它的构成如下根据本发明的一种半导体存储设备包括多个区域，每个区域在存储单元阵列中以行的方向分离；配置在每个区域的存储单元构成的组；配置在每个区域的数据锁存电路构成的组，通过字线连接到存储单元构成的组中的每一个存储单元；数据线路，分别单独地连接到锁存电路；子字线，公共连接到每个区域的存储单元构成的组上；一个开关元件，插在每一个子字线和主字线之间。
上面描述的配置的功能如下写入数据被锁存在一个以行方向分离的区域中的某一个区域的锁存电路构成的组中。数据锁存一旦完成，处理进入关于其它区域锁存电路构成的组的数据锁存。与此同步，在已经完成数据的区域打开字线的开关元件，然后子字线连接到主字线。因此主字线的施加电位通过开关元件和子字线被传送给区域中的存储单元构成的组，在完成数据的锁存之后，数据从锁存电路构成的组中传送和写入到区域的存储单元构成的组中。在将写入数据锁存到区域的同时，锁存数据被写入其它区域的存储单元中。换句话说，已经完成数据锁存的区域不必等待其它区域完成数据锁存，处理不用任何实质的等待直接进入数据写入。因此可以高速地有效地执行数据写入处理。
作为解决这个问题的第二实施例，根据本发明的半导体存储设备进一步被配置为，在解决这个问题的第一实施例中锁存电路的开关元件被插入到每一个存储单元和每一个锁存电路之间，锁存电路的开关元件按区域是分开的，每个区域的锁存电路中多个开关元件公共连接到一个单独的地址信号线路。
换句话说，它是这样构造的根据本发明的一种半导体存储设备包括多个区域，每一个区域在一个存储单元阵列中以行的方向分开；配置在每个区域的存储单元构成的组；配置在每个区域的数据写入锁存电路构成的组，通过字线连接到存储单元构成的组的每一个存储单元；数据线路，分别连接到锁存电路；子字线，公共连接到每个区域的存储单元构成的组上；一个插在每个子字线和主字线之间的字线开关元件；一个插入在每一个存储单元与每一个锁存电路之间的开关元件；一条地址信号线路，它公共连接到每个区域中锁存电路构成的组的开关元件。
上面描述的配置的功能如下在已经完成写入操作的区域关闭锁存电路的开关元件，然后，当一页的写入操作没有完成的时候，这个区域的存储单元与锁存电路之间的电连接被切断。此后，将下一个数据锁存到这个区域的锁存电路。结果是，在已经完成写入操作的区域中可以锁存下一个数据，而不会存在等待其他区域完成数据写入操作的延迟。因此，在第二页和此后页中锁存数据的时间可以被缩短，因此缩短总的写入时间。
在解决这个问题的第一或者第二实施例中，更优选地是，存储写入速度优先级的存储单元应该连接到每一个位线。
上面描述的配置的功能如下每个区域的写入速度优先级的信息在第一次写入操作期间存储在存储单元中。数据写入的优先级由第二次和随后的写入操作期间存储单元中存储的写入速度优先级的信息来控制。例如，当给予写入速度慢的区域优先级的时候执行写入操作。因而，可以高速执行第二次和随后的写入操作。
关于一种在半导体存储设备中的写入方法，以上描述的问题可以通过提供根据本发明的下面的装置来解决。
用于解决在根据本发明半导体存储设备中写入方法的问题的第一实施例的特征在于，每个区域连续地在一种状态下执行写入数据的锁存设置，在这种状态中存储单元阵列以行的方向被分成多个区域，写入方法包括下面的步骤也就是说，在第一步中，在某一个区域执行写入数据的锁存设置。下一步，在已经完成锁存设置的区域，锁存设置之后的数据被传送并写入这个区域的存储单元中；然后在一个剩余的区域执行写入数据的锁存设置；此外，数据写入和数据锁存设置的同时处理被顺序地转移到下一个区域进行直到所有区域的数据写入和锁存设置完成。也就是，根据本发明的半导体存储设备的写入方法的特征在于，在已经完成锁存设置的区域，锁存设置之后的数据被传送并写入这个区域的存储单元中，而没有因为等待其他区域完成锁存设置而存在的延迟。
上面描述的写入方法的功能如下当按区域执行锁存电路中写入数据的锁存设置时，存在一个锁存设置已经完成的区域，但是还有另一个没有完成锁存设置但已经开始锁存设置的区域。如在现有技术中一样，如果数据经过所有区域的锁存设置完成之后被写入到存储单元中，那么在已经完成锁存设置的区域就产会生一个等待时间。相反，通过根据本发明的写入方法，锁存设置之后，锁存电路中的锁存数据随着锁存设置的完成被传送到和写入存储单元中，其中不存在等待其他区域完成锁存设置的延迟。因此可以高速和有效地执行数据的写入操作。就是说，可以缩短总的写入时间。
在解决如上所述的写入方法中出现的问题的第一实施例中的其他优选方面，在其它区域的锁存设置期间，使得完成锁存设置的区域将要执行一个低电平的微弱数据写入操作，通过产生一个比在正常的写入操作期间的字线电位电平低的字线电位电平，存储单元不能达到一个预定的阈值电平。
上面描述的写入方法的功能如下如果在存储单元中写入数据的阈值电平高于在正常写入操作中的预定阈值电平，处理不可避免的进入一个检验操作，这就需要时间。相反，在根据本发明的写入方法中，通过在其他区域的锁存设置期间进行数据写入的时候抑制字线的电位电平低于平时的电平，在阈值电平没有达到预定电平的状态下执行一种微弱的写入操作。这样可以省去检验操作。
用于解决上面描述的写入方法中出现的问题的第一实施例中又一个优选的方面，在其它区域的锁存设置期间，通过产生一个比在正常的写入操作期间的写入脉冲宽度窄的写入脉冲宽度，存储单元不能达到一个预定的阈值电平，而使得完成锁存设置的区域将要执行一个低电平的微弱数据写入操作。
上面描述的写入方法的功能如下如果存储单元中写入数据的阈值电平高于在正常写入操作中的预定阈值电平，处理不可避免的进入一个检验操作，这需要时间。相反，在根据本发明的写入方法中，通过在其他区域的锁存设置期间进行数据写入的时候将脉冲宽度减少使其低于平时的数值，在阈值电平没有达到预定电平的状态下执行一种微弱的写入操作。因此，这样可以省略检验操作。继续省略检验操作，直到完成所有区域的锁存设置。在上面描述的方式中检验操作的省略可以进一步缩短总的写入时间。
根据本发明中用于解决在半导体存储设备写入方法中出现的问题的第二个实施例的特征在于，在上述解决写入方法的第一实施例中，每个锁存电路和每个存储单元之间的电连接在数据写入操作已经完成的区域被切断，然后，在其它区域的数据写入操作过程中执行下一个数据的锁存设置。
以上描述的写入方法的功能如下每个锁存电路和每个存储单元之间的电连接在写入操作已经完成的区域被切断，当时一页写入操作还没有完成。相反地，数据被写入在其它的区域。同时，下个数据被锁存到写入操作已经完成的区域中的锁存电路。作为结果，在写入操作已经完成的区域，下个数据能够在没有等待其他区域数据写入操作完成的延迟的情况下进行锁存。因此，用于将数据锁存到第二页和此后页的时间被缩短，因而减少了总的写入时间。
根据本发明解决一种半导体存储设备中写入方法的问题的第三实施例的特点在于，在以上描述的解决问题的第一和第二实施例中，数据写入操作期间关于每个区域的写入速度优先级的信息被存储在有关存储单元中，当在所有区域的数据写入操作完成之后的第二和随后的写入操作期间，根据关于写入速度优先级的存储信息将优先权赋予低优先权时，执行数据写入操作。
以上描述的写入方法的功能如下第一写入操作期间存储关于每个区域的写入速度优先级的信息。当在第二和随后的写入操作期间，根据有关的已存储写入速度优先级信息，将优先级赋予低优先级区域时，数据被写入。因而，能够高速执行第二次和此后的写入操作。
当考虑到附图的连接关系时，本发明前述的和其它的方面将随着以下本发明的描述变得显而易见。
图1A表示根据本发明的第一个优选实施例中半导体存储设备的电路图；图1B表示根据本发明的第一个优选实施例中半导体存储设备的操作流程图；图2A表示根据本发明的第二个优选实施例中半导体存储设备的电路图；图2B表示根据本发明的第二个优选实施例中半导体存储设备的操作流程图；图3A表示根据本发明的第三个优选实施例中半导体存储设备的电路图；图3B表示根据本发明的第三个优选实施例中半导体存储设备的操作流程图；图4A表示根据本发明的第四个优选实施例中半导体存储设备的电路图；图4B表示根据本发明的第四个优选实施例中半导体存储设备的操作流程图；图5A表示根据本发明的第五个优选实施例中半导体存储设备的电路图；图5B-5D表示根据本发明的第五个优选实施例中半导体存储设备的操作流程图；图6A表示现有技术中半导体存储设备的电路图；图6B表示现有技术中半导体存储设备的操作流程图。
具体实施例方式
下面参考附图描述根据本发明优选实施例的半导体存储设备。
在下文中，将参考图1A和1B描述根据本发明的第一优选实施例。
图1A表示根据本发明的第一优选实施例中半导体存储设备的电路图；图1B表示中半导体存储设备的操作流程图。
在图1A中，参考数字100和110分别标记区域0和区域1，其中在行的方向具有被分割的多个(假如，两个)存储单元阵列。在区域0(100)和区域1(110)中的存储单元阵列包括多个被布置为纵向和横向的网格模式的存储单元(也就是，一种阵列方式)。这里，作为一种典型的例子，区域0(100)和区域1(110)中表示的仅是一列的存储单元。为了简化的原因，一列中的一组有代表性地由8个存储单元构成的组成。数据写入锁存电路105至108和115至118分别连接到位线BL0至BL7中。半导体存储设备被配置，从而写入数据通过一条具有等价比特宽度的数据线123被提供到的区域0(100)的数据写入锁存电路105至108；相反，写入数据通过另一条具有等价比特宽度的数据线124提供到的区域1(110)的数据写入门电路115至118。区域0(100)中的多个存储单元101至104的栅极被公共地连接到一条子字线SWL0。进一步，子字线SWL0通过充当字线开关元件的晶体管109连接到主字线120。相反，区域1(110)中的多个存储单元111至114的栅极被公共地连接到另一条子字线SWL1。进一步，按照与上述相同的方式，子字线SWL1通过另一个充当字线开关元件的晶体管119连接到主字线120。子字线SWL0和子字线SWL1是彼此独立的配线。晶体管109的栅极连接到一个地址信号线121；相反，另一个晶体管119的栅极连接到另一个地址线122。
以上描述的存储单元101至014和111至114，子字线SWL0和SWL1，晶体管109和119还有主字线120代表性地表示在一列中。每个列具有上述配置的多个列按照纵向排列，由此配置存储单元阵列。
如以上描述配置的本优选实施例中半导体存储设备的操作将参照图1B表示的流程图进行解释。在图1B表示的流程图中，在区域中的操作符合彼此的timewise。
首先，主字线120被设置为一个预定义的写入电平。此时，区域0和区域1中的晶体管109和119分别地断开。
其次，区域0(100)中的写入数据被锁存在锁存电路105至108中(步骤0)。
然后，区域1(110)中的写入数据被锁存在锁存电路115至118中。同时，区域0(100)中的晶体管109被打开，该区域的锁存设置已经完成，因而，子字线SWL0连接到主字线120。因此，主字线120的一个施加电压(也就是，写入电平)被施加在存储单元101至104的选通级上，然后，已经被锁存在锁存电路105至108的数据被传送到并且写入存储单元101至104(步骤1)。
此后，执行检验操作以便确定是否写入操作已经完成(步骤2)。检验操作同时在区域0(100)和区域1(110)中执行。
以这种方式，完成一页的锁存设置。此后，重复检验操作和写入操作直到所有的存储单元101至104和111至114达到预定的阈值电平(步骤3和步骤4)。
如上所述，在第一实施例中，在区域1(110)中锁存写入数据的同时，锁存数据被写入其它区域0(100)中的存储单元101至104中。换句话说，在数据锁存已经完成的区域0(100)中不必等待其它的区域1(110)的数据锁存的完成。数据锁存完成之后，没有任何实质的等待处理便进入数据写入操作。因此，数据写入处理能够有效地高速执行。这就是说，可能缩短总的写入时间。
(第二优选实施例)此后，根据本发明的第二优选实施例将参照图2A和2B进行描述。
图2A是一幅表示根据本发明的第二个优选实施例中半导体存储设备的电路图；图2B表示半导体存储设备的操作流程图。图2A表示的电路图中的构成200至224与图1A表示的电路图中的构成100至124相同。换句话说，在图2A中，对应于通过向图2A中的参考数字增加100所获得的数值的参考数字(例如，图2A中的参考数字200对应图1A中的参考数字100)指示同样的构成部件。虽然控制系统不同，但是电路的配置与图1A中表示的电路配置相同。
下面，将参照图2B中表示的流程图对本优选实施例中半导体存储设备的操作进行解释。
本优选实施例中半导体存储设备的操作基本上与第一优选实施例中半导体存储设备的操作相同。与第一实施例中的半导体存储设备操作的不同之处在于当没有完成数据锁存操作的时候，以一个低于正常写入操作所需电平的字线电位电平执行一个写入操作，在这个微弱的电平下存储单元不能达到预定的阈值电平，不执行检验操作(步骤0和步骤1)。
如上面所述，在第二优选实施例中，在已经完成数据锁存的区域可以开始写入操作，而不会存在等待其他区域的数据锁存完成的延迟。此外，当没有完成数据锁存操作时，在写入期间可以省略检验操作。通过上面描述的协作效应，可能缩短总的写入时间。
(第三优选实施例)在下文中，将参照图3A和3B描述根据本发明的第三优选实施例。
图3A是一个表示根据本发明的第三优选实施例中半导体存储设备的电路图；图3B是一个表示半导体存储设备操作的流程图。图3A中表示的构成300至324与在图2A中表示的电路图中的构成200至224相同。换句话说，在图3A中，对应于通过向图2A中的参考数字增加100所获得的数值的参考数字(例如，图3A中的参考数字300相对于在图2A中的参考数字200)指示同样的构成部件。虽然控制系统不同，但是电路的配置与在图2A中所表示的是相同的。
根据图3B中表示的流程图，在下面解释本优选实施例中半导体存储设备的操作。
在本优选实施例中半导体存储设备的操作基本上与在第二优选实施例中的半导体存储设备相同。与在第二优选实施例中的半导体存储设备的不同在于没有完成数据锁存操作时的写入操作。在第二优选实施例中，以一个低于正常写入操作所需电平的字线电位电平执行微弱的写入操作。相反，在本实施例中，字线电位电平被设置为同正常操作所需的电平相同，尽管一个微弱的写入操作以一种减少的写入脉冲宽度执行(步骤0和步骤1)。在本优选实施例中，一个检验操作也可以用第二优选实施例中相同的方式省略。
如上面描述，在第三优选实施例中，在已经完成数据锁存的区域可以开始写入操作，而不会存在等待在其他区域完成数据锁存的延迟。此外，在还没有完成数据锁存操作的时候，在写入期间可以省略检验操作。通过上面描述的协作效应，可以缩短总的写入时间。
(第四优选实施例)在下文中，参照图4A和4B描述根据本发明的第四优选实施例。
图4A是一个表示根据本发明的第四优选实施例中半导体存储设备的电路图；图3B是一个表示半导体存储设备操作的流程图。
在图4A中，参考数字400表示具有四条数据线路的一个分割区域0；420表示类似区域0的区域1；401至404表示在区域0(400)中的存储单元；409至412表示在区域0(400)中的数据写入锁存电路；413表示一个充当区域0(400)内字线开关元件的晶体管；421至424表示在区域1(420)中的存储单元；429至432表示在区域1(420)内的数据写入锁存电路；433表示一个充当区域1(420)内字线开关元件的晶体管；440表示一个主字线；SWL0和SWL1表示子字线；441表示一个用于控制区域0(400)中晶体管433的地址信号；442表示一个用于控制区域1(420)中晶体管433的地址信号；445表示一条在区域0(400)内的锁存电路409至412中设置数据的数据线路；446表示一条在区域1(420)内的锁存电路429至432中设置数据的数据线路。上面描述的构成元件与图1A中表示的第一优选实施例中的构成元件相同。与图1A中表示的第一优选实施例中构成元件不同的另外的构成元件包括分别插在位线BL0至BL7与锁存电路409至412和429至432之间充当锁存电路的开关元件的晶体管405至408和425至428；一个控制晶体管405至408的地址信号443；一个控制晶体管425至428的地址信号444。
根据图4B中表示的流程，下面解释如上所述配置的本发明中半导体存储设备的操作。
本优选实施例中半导体存储设备的操作基本上与第一优选实施例中半导体存储设备的操作相同。与第一实施例中半导体存储设备操作的不同之处在于，当一页的写入操作没有完成时，位线与已经完成写入操作的区域中的锁存电路断开，然后锁存下一个数据(步骤4)。
如上所述，在第四优选实施例中，在已经完成数据锁存的区域可以开始写入操作，而不会存在等待其他区域完成数据锁存的延迟。此外，在没有完成一页写入操作的时候，可以在已经完成写入操作的区域锁存下一个数据。通过上面描述的协作效应，可以缩短第二页与其后页的写入时间，因此缩短总的写入时间。
顺便提及，将第二或者第三优选实施例中省略检验操作的技术与本优选实施例相结合，可以因此进一步地缩短时间。
(第五优选实施例)在下文中，参照图5A和5D描述根据本发明的第五优选实施例。
图5A是一个表示在根据本发明第五优选实施例中半导体存储设备的电路图；图5B是一个表示半导体存储设备操作的流程图。
在图5A中，参考数字500表示具有四条数据线路的一个分离的区域0；510表示类似区域0的区域1；501至504表示区域0(500)中的存储单元；505至508表示区域0(500)内的数据写入锁存电路；509表示一个充当区域0(500)内字线的开关元件的晶体管；511至514表示区域1(510)中的存储单元；515至518表示区域1(510)内部的数据写入锁存电路；519表示一个充当区域1(510)内字线开关元件的晶体管；520表示一个选择区域；521至528表示在其中存储选择区域520的写入速度优先级的存储单元；530表示一条主字线；531表示在选择区域的字线；532表示一个控制区域0(500)中晶体管509的地址信号；533表示一个控制区域1(510)中晶体管519的地址信号；534表示一条在区域0(500)内的锁存电路505至508中设置数据的数据线路535表示一条在区域1(510)内的锁存电路515至518中设置数据的数据线路。图5B是表示每个区域第一次写入操作的流程图；图5C是一表示第一次写入结果的流程图；图5D是一个描述每个区域的第二和随后的写入操作的流程图。
下面根据图5B至5D中表示的流程图解释具有如上所述配置的本发明中半导体存储设备的操作。
首先，主字线530中被设置一个预定的写入电压电平。这时分别关闭区域0和区域1中的晶体管509和519。其次，将区域0(500)中的写入数据存储到锁存电路505至508中(图5B中的步骤0)。接着，将区域1中的写入数据存储到锁存电路515至518中。同时，打开晶体管509，然后执行一个关于存储单元501至504的写入操作。此后，为了确定是否已经完成了写入操作，执行一个检验操作(图5B的步骤2)。
由此方法，完成一页的锁存设置，所以重复检验操作和写入操作直到所有的存储单元501至504和511至514到达一个预定的阈值电平(图5B中的步骤3至步骤8)。
以这种方式，完成第一次写入操作。其次，在选择区域的存储单元521至528存储每个区域的第一次写入速度优先级(图5C)。用多个比特表示写入速度优先级的信息。以相应于写入速度优先级信息的多个比特的方式安排多个比特的存储单元521至528。
关于第二次和随后的写入操作，参考存储在选择区域520的信息，写入操作从第一次写入操作慢的区域顺次执行(图5D中步骤0至步骤6)。
如上面描述的，在第五优选实施例中，当给予写入速度低的区域优先级时，顺次执行写入操作，因此可以高速执行第二次和其后的写入操作。
顺便提及，将第二或者第三优选实施例中省略检验操作的技术或第四优选实施例中在写入操作期间锁存下一个数据的技术与本优选实施例相结合组合，可以因此进一步地缩短时间。
选择区域中存储单元的信息可以通过使用一个外部重写设备(例如一个测试器或者记录器)读出，或者借助于内部电路的方式自动地读取。
虽然通过使用根据本发明优选实施例中一种层次类型的字线完成了高速的写入操作，应该理解，产生相同效果的分割区域的实施例不仅限于字线。
如上面描述的，根据本发明，在已经完成数据锁存的区域或者已经完成写入操作的区域中的等待时间得到有效地使用。此外，在每个区域的写入速度和写入顺序之间提供修正。可以提供一种优秀的半导体存储设备和一种优秀的半导体存储设备写入方法，其中与现有技术中的写入方法相比，可以通过上述的协作效应高速更有效地执行写入操作。
从上面的描述，本发明提供的功能将显而易见。
权利要求
1.一种半导体存储设备，包括多个区域，在存储单元阵列中以行的方向分隔每一个区域；配置在每个区域中的存储单元构成的组；配置在每个区域的数据写入锁存电路构成的组，通过字线连接到存储单元构成的组中的每一个存储单元；数据线路，分别连接到锁存电路；子字线，公共连接到每个区域中的存储单元构成的组；插入在每条子字线和主字线之间的字线开关元件。
2.如权利要求1所述的半导体存储设备，进一步包括分别插在位线之间的用于存储写入速度优先级的存储单元。
3.一种半导体存储设备，包括多个区域，在存储单元阵列中以行的方向分隔每一个区域；配置在每个区域中的存储单元构成的组；配置在每个区域中的数据写入锁存电路构成的组，通过字线连接到存储单元构成的组中的每一个存储单元；数据线路，分别连接到锁存电路；子字线，公共连接到每个区域中的存储单元构成的组；一个插在每个子字线和主字线之间的字线开关元件；一个插在每个存储单元和每个锁存电路之间的锁存电路开关元件；一条地址信号线路，它公共连接到每个区域的锁存电路的开关元件组。
4.如权利要求3所述的半导体存储设备，进一步包括分别地插在位线之间地用于存储写入速度优先级的存储单元。
5.一种半导体存储设备的写入方法，其中按区域顺序地在一种状态下执行写入数据的锁存设置，在这种状态中存储单元阵列按照行的方向被分成许多区域，该写入方法包括下面的步骤在某一个区域执行写入数据的锁存设置，在完成锁存设置的区域中锁存设置之后，数据被传送和写入在该区域的存储单元中，在剩余区域的一个区域中执行写入数据的锁存设置，进而，数据写入和数据锁存设置的同时处理被转移到下一个区域进行直到在所有区域全部完成。
6.如权利要求5所述的半导体存储设备的写入方法，其中在其它区域的锁存设置期间，使得完成锁存设置的区域将要执行的数据写入操作是一个低电平的微弱写入操作，通过使字线的电位电平低于正常写入期间的字线的电位电平，存储单元不能达到一个预定的阈值电平。
7.如权利要求5中所述的半导体存储设备的写入方法，其中在其它区域的锁存设置期间，使得锁存设置已经完成的区域执行的数据写入操作是一种低电平的微弱写入操作，通过使得写入脉冲宽度低于正常的写入操作期间的脉冲宽度，存储单元不能达到一个预定的阈值电平。
8.如权利要求5中所述的半导体存储设备的写入方法，其中在数据写入操作已经完成的区域切断每个锁存电路和每个存储单元之间的电连接，然后在其它区域的数据写入操作期间执行下一个写入数据的锁存设置。
9.如权利要求5中所述的半导体存储设备的写入方法，其中在对存储单元进行数据写入操作期间将每个区域的有关写入速度优先级的信息存储起来期间，当所有区域完成数据写入操作之后，在第二和其后的写入操作期间，根据存储的写入速度优先级的信息将优先级给予低优先级区域时，执行数据写入操作。
全文摘要
本发明提供了半导体存储设备和半导体存储设备的写入方法。一个存储单元阵列在行方向上被分隔为多个区域。一个数据写入锁存电路构成的组分别通过字线连接到配置在每个区域的存储单元构成的组中的存储单元。数据线路分别单独地连接到锁存器电路。子字线公共地连接到每个区域的存储单元构成的组。一个字线的开关元件插在每一个子字线和主字线之间。在完成数据锁存设置的区域打开字线的开关元件，使得将一个主字线的电位传送到子字线，所以可以开始写入操作，而不会存在等待其他区域数据锁存完成的延迟。
文档编号G11C16/10GK1469388SQ0314257
公开日2004年1月21日 申请日期2003年6月13日 优先权日2002年6月13日
发明者乃一修平 申请人:松下电器产业株式会社