专利名称：非挥发存储器的结构与制造方法
技术领域：
本发明涉及一种半导体组件的结构及其制造方法，特别是涉及一种非挥发存储器(non-volatile memory)的结构及其制造方法。
背景技术：
由于可电编程及抹除的非挥发存储器具有可在无电源供应时保存数据、存取速度快、质轻容量大、存取装置体积小等优点，故已渐渐成为携带式记忆媒体的主流产品之一。此种非挥发存储器的基本结构包含浮置栅、控制栅与源/漏极区，其中浮置栅旁可另设一选择栅，而形成一分离栅(Split-gate)结构，用以防止因过度抹除(over-erase)所造成的问题。
现有的一种可电编程及抹除的非挥发存储器的结构如图6所示，其包含基底600、位于基底600表面上的二浮置栅602、浮置栅602顶部与侧壁的热氧化层604与间隙壁606、高电压掺杂区608、二选择栅610，以及二源/漏极区612。其中，高电压掺杂区608位于二浮置栅602之间的基底600中，并与二浮置栅602的底部部分重迭，以同时作为共源/漏极区与控制栅。选择栅610位于浮置栅602的外侧，且以热氧化层604及间隙壁606与浮置栅602相隔，而源/漏极区612则位于选择栅610外侧的基底600中。
虽然上述结构的应用为数不少，但其仍有下述的问题。请参照图6，由于兼作控制栅的高电压掺杂区608仅与二浮置栅602的底部部分重迭，所以其栅极耦合比(GateCouplingRatio，GCR)甚低，使得写入及抹除操作须以高电压来进行，而不利于组件的缩小化。另外，由于浮置栅602加选择栅610二者的高度甚大，所以后续选择栅610的定义蚀刻较为困难。再者，由于高电压掺杂区608必须有足够低的电阻，但其深度又不能过大，以免造成击穿(punch-thorough)漏电，所以高电压掺杂区608的宽度的缩减空间很小，不利于组件的缩小化。
发明内容
为解决上述问题，本发明提出一种非挥发存储器的结构与制造方法，其中浮置栅有一部分埋入基底中，使得高电压掺杂区可与浮置栅的侧面相邻。
本发明的一种非挥发存储器的制造方法步骤如下。首先于基底上形成掩模层，再于掩模层与基底中形成一沟槽，然后在沟槽中形成穿隧介电层。接着在沟槽中形成一浮置栅，再去除掩模层。之后，于浮置栅一侧的基底中形成高电压掺杂区，其同时作为第一源/漏极区与一控制栅，再于浮置栅另一侧的基底中形成第二源/漏极区。另外，浮置栅的另一侧还可形成一选择栅，其位于浮置栅与第二源/漏极区之间，且其与基底之间隔有一栅介电层。
在本发明另一种非挥发存储器的制造方法中，高电压掺杂区形成在二浮置栅之间的基底中，而为二存储单元所共享。另外，每一浮置栅的外侧还形成一选择栅，且每一选择栅的外侧形成有一源/漏极区。此处所谓的「外侧」，即是隔着浮置栅而与两浮置栅间的区域相望的部分，而两浮置栅间的区域是为「内侧」。
另一方面，本发明的一种非挥发存储器包括一基底、一浮置栅、同时作为第一源/漏极区与控制栅的高电压掺杂区，以及第二源/漏极区。其中，基底上有一沟槽，且沟槽的表面有一穿隧介电层。浮置栅填满此沟槽，并突出沟槽之上。高电压掺杂区位于浮置栅一侧的基底中，第二源/漏极区则位于浮置栅另一侧的基底中。另外，浮置栅的另一侧还可配置一选择栅，其位于浮置栅与第二源/漏极区之间，且其与基底之间隔有一栅介电层。
在本发明另一种非挥发存储器的结构中，高电压掺杂区形位在二浮置栅之间的基底中，而为二存储单元所共享。另外，每一浮置栅的外侧还有一选择栅，且每一选择栅的外侧有一源/漏极区。
如上所述，在本发明的非挥发存储器结构中，由于作为控制栅的高电压掺杂区可与浮置栅的侧边重迭，所以栅极耦合比(GCR)将可大幅提高。另外，由于浮置栅有一部分埋入基底中，其高度因此降低，所以后续选择栅的定义蚀刻较为容易。再者，由于浮置栅的底部深入基底中，所以高电压掺杂区可以形成得比较深以降低电阻，而不必担心击穿漏电的问题。因此，高电压掺杂区的宽度即得以缩减，而有利于组件的缩小化。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合所附图作详细说明如下图1～5绘示本发明优选实施例的非挥发存储器的制造流程剖面图，其中图5显示对应的非挥发存储器结构。
图6绘示一种现有非挥发存储单元的结构剖面图。
简单符号说明100基底102垫氧化层104氮化硅硬掩模层 106沟槽108穿隧氧化层 110浮置栅112热氧化层114掩模层116离子注入118高电压掺杂区120氧化硅层122氮化硅层124氧化硅层126ONO间隙壁128选择栅 130源/漏极600基底602浮置栅604热氧化层606间隙壁608高电压掺杂区610选择栅612源/漏极具体实施方式
图1～5绘示本发明优选实施例的非挥发存储器的制造流程剖面图，其中图5显示对应的非挥发存储器结构。
请参照图1，首先依序于基底100上形成垫氧化层102与氮化硅硬掩模层104，其中基底100例如为P型掺杂的单晶硅基底，且氮化硅硬掩模层104的形成方法例如为低压化学气相沉积法(LPCVD)。接着，在氮化硅硬掩模层104与基底100中形成一对沟槽106，其步骤包括一光刻制造工艺与后续的各向异性蚀刻制造工艺。
请参照图2，接着在沟槽106中基底100的表面形成穿隧氧化层(tunneloxide layer)108，其方法例如为热氧化法。然后以一导体层，例如是一掺杂多晶硅层填满沟槽106，以作为浮置栅110，再进行一重度热氧化步骤，以在浮置栅110的顶部形成中间厚、边缘薄的热氧化层112，其形状使得浮置栅110的顶部边缘呈尖角状，此形状的功用将于稍后说明。
请参照图3，接着去除氮化硅硬掩模层104与垫氧化层102，再于基底100上形成掩模层114，其暴露出二浮置栅110之间的基底100，且此掩模层114例如为光致抗蚀剂层。然后，进行离子注入116，以在二浮置栅110之间的基底100中形成高电压掺杂区118，其同时作为二存储单元所共享的共源/漏极区与控制栅，再除去掩模层114。接着进行回火以修补被离子注入破坏的晶格结构，并同时使高电压掺杂区118的范围扩展至部分的浮置栅110的下方。
请参照图4，接着在各浮置栅110裸露出的侧壁形成由氧化硅层120与氮化硅层122所构成的ON间隙壁，其形成方法包括依序形成共形氧化硅层与共形氮化硅层(未绘示)，再各向异性蚀刻此共形氮化硅层与共形氧化硅层，使其形成间隙壁的形状。然后，于基底100上形成共形的氧化硅层124，以作为浮置栅110与稍后将形成的选择栅128(图5)之间的隔离层，并作为选择栅128的栅介电层(图5)。
请参照图5，部分的氧化硅层124、氧化硅层120与氮化硅层122合组成一ONO间隙壁126，其具有良好的防止漏电效果。之后，于浮置栅110外侧形成选择栅128，其覆盖部分的浮置栅110，并以热氧化层112与浮置栅110的顶部相隔，以ONO间隙壁126与浮置栅110的侧壁相隔，且以栅介电层124与基底100相隔。然后，在各选择栅126的外侧形成源/漏极区130，即完成本优选实施例的非挥发存储器的制造工艺。
另一方面，本发明优选实施例的非挥发存储器结构如图5所示。此结构包括基底100、二浮置栅110、高电压掺杂区118、选择栅128及二源/漏极区130。其中，基底100上有一对沟槽106，其表面有穿隧介电层108。浮置栅110填满沟槽106，并突出于沟槽106之上。每一个浮置栅110的顶部有一热氧化层112，其形状使得浮置栅110的顶部边缘呈尖角状，而侧壁则有一ONO间隙壁126。高电压掺杂区118位于二浮置栅110之间的基底100中，且二选择栅128分别位于二浮置栅110的外侧，其中每一个选择栅128以热氧化层112与对应的浮置栅110的顶部相隔，以ONO间隙壁126与该浮置栅110的侧壁相隔，且以栅介电层127与基底100相隔。二源/漏极区130则分别位于二选择栅110外侧的基底100中。
另外，本发明优选实施例的非挥发存储器的操作方法例示如下。请参照图5，如欲写入左侧的存储单元，则须在左侧的选择栅128上施加足使其下方信道打开的电压，在左侧源/漏极区上施加低电压(常为0V)，并同时在高电压掺杂区118上施加高电压，以在浮置栅110上感应出一稍低的高电压，藉此将热电子吸引至浮置栅110中，如箭号p所示。反之，如欲抹除左侧的存储单元，则须在左侧的选择栅128上施加正电压，同时在高电压掺杂区118上施加负电压，此时即可在浮置栅110顶端的左侧尖角处引发尖端放电效应，而将浮置栅110中的电子排出至选择栅128中，如箭号e所示。由于浮置栅110顶端的尖角处会产生尖端放电效应，所以选择栅128上所施加的正电压可低于一般非挥发存储器的抹除操作所需者。
如上所述，请参照图5，在本发明优选实施例的非挥发存储器结构中，作为控制栅的高电压掺杂区118不但与浮置栅110的底部重迭，还同时隔着穿隧介电层108与浮置栅110的侧边相对，所以其栅极耦合比(GCR)当可大幅提高。另外，由于浮置栅110有一部分埋入基底100中，其高度因此降低，所以后续选择栅128的定义蚀刻较为容易。再者，由于浮置栅110的底部深入基底100中，所以高电压掺杂区118可以形成得比较深以降低电阻，而不必担心击穿漏电的问题。因此，高电压掺杂区118的宽度即得以缩减，而有利于组件的缩小化。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种非挥发存储器的制造方法，包括于一基底上形成一掩模层；于该掩模层与该基底中形成一沟槽；在该沟槽中形成一穿隧介电层；于该沟槽中形成一浮置栅；去除该掩模层；于该浮置栅一侧的该基底中形成一高电压掺杂区，该高电压掺杂区同时作为一第一源/漏极区与一控制栅；以及于该浮置栅另一侧的该基底中形成一第二源/漏极区。
2.如权利要求1所述的非挥发存储器的制造方法，还包括于该基底上形成一栅介电层；以及于该浮置栅的另一侧形成一选择栅，该选择栅位于该第二源/漏极区与该浮置栅之间，并以该栅介电层与该基底相隔。
3.如权利要求2所述的非挥发存储器的制造方法，其中该浮置栅为一掺杂硅层；并且该方法还包括在该沟槽中形成该浮置栅后进行一热氧化步骤，以在该浮置栅顶部形成一热氧化层，该热氧化层的形状使得该浮置栅的顶部边缘呈尖角状；以及在去除该掩模层之后，于该浮置栅裸露出的侧壁形成一间隙壁，其中该选择栅至少覆盖部分的该浮置栅，且该选择栅以该热氧化层与该浮置栅的顶部相隔，并以该间隙壁与该浮置栅的侧壁相隔。
4.如权利要求3所述的非挥发存储器的制造方法，其中该间隙壁包括一ONO间隙壁。
5.如权利要求4所述的非挥发存储器的制造方法，其中该ONO间隙壁的形成方法包括于该浮置栅裸露出的侧壁形成一ON间隙壁；以及于该基底上形成共形的一氧化硅层，其中部分的该氧化硅层与该ON间隙壁合组成该ONO间隙壁，且另一部分的该氧化硅层作为该浮置栅的该栅介电层。
6.如权利要求1所述的非挥发存储器的制造方法，其中该高电压掺杂区的深度及于该浮置栅的底部。
7.如权利要求6所述的非挥发存储器的制造方法，其中该高电压掺杂区还延伸至部分的该浮置栅的下方。
8.如权利要求1所述的非挥发存储器的制造方法，其中该浮置栅填满该沟槽。
9.一种非挥发存储器的制造方法，包括于一基底上形成一掩模层；于该掩模层与该基底中形成一对沟槽；在每一沟槽表面形成一穿隧介电层；于每一沟槽中形成一浮置栅；去除该掩模层；于该浮置栅裸露出的侧壁形成一间隙壁；于该对沟槽之间的该基底中形成一高电压掺杂区，该高电压掺杂区同时作为一共源/漏极区与一控制栅；于该基底上形成一栅介电层；在每一浮置栅的外侧形成一选择栅，该选择栅以该栅介电层与该基底相隔；以及于每一选择栅外侧的该基底中形成一源/漏极区。
10.如权利要求9所述的非挥发存储器的制造方法，其中每一浮置栅为一掺杂硅层；并且该方法还包括在每一沟槽中形成一浮置栅后进行一热氧化步骤，以在每一浮置栅顶部形成一热氧化层，该热氧化层的形状使得该浮置栅的顶部边缘呈尖角状，其中该选择栅至少覆盖部分的该浮置栅，且该选择栅以该热氧化层与该浮置栅的顶部相隔，并以该间隙壁与该浮置栅的侧壁相隔。
11.如权利要求9所述的非挥发存储器的制造方法，其中每一间隙壁包括一ONO间隙壁。
12.如权利要求11所述的非挥发存储器的制造方法，其中该ONO间隙壁的形成方法包括于每一浮置栅裸露出的侧壁形成一ON间隙壁；以及于该基底上形成共形的一氧化硅层，其中部分的该氧化硅层与该ON间隙壁合组成该ONO间隙壁，且另一部分的该氧化硅层作为该浮置栅的该栅介电层。
13.如权利要求9所述的非挥发存储器的制造方法，其中该高电压掺杂区的深度及于该浮置栅的底部。
14.如权利要求13所述的非挥发存储器的制造方法，其中该高电压掺杂区还延伸至部分的该浮置栅的下方。
15.如权利要求9所述的非挥发存储器的制造方法，其中每一浮置栅填满对应的该沟槽。
16.一种非挥发存储器，包括一基底，其上有一沟槽，该沟槽表面有一穿隧介电层；一浮置栅，其填满该沟槽，并突出该沟槽之上；一高电压掺杂区，位于该浮置栅一侧的该基底中，该高电压掺杂区同时作为一第一源/漏极区与一控制栅；以及一第二源/漏极区，位于该浮置栅另一侧的该基底中。
17.如权利要求16所述的非挥发存储器，其还包括一栅介电层，位于该基底上；一选择栅，位于该浮置栅的另一侧，且位于该浮置栅与该第二源/漏极区之间，该选择栅以该栅介电层与该基底相隔。
18.如权利要求17所述的非挥发存储器，其中该浮置栅为一掺杂硅层，其顶部有一热氧化层，且侧壁有一间隙壁，其中该热氧化层的形状使得该浮置栅的顶部边缘呈尖角状；并且该选择栅至少覆盖部分的该浮置栅，且以该热氧化层与该浮置栅的顶部相隔，并以该间隙壁与该浮置栅的侧壁相隔。
19.如权利要求18所述的非挥发存储器，其中该间隙壁包括一ONO间隙壁。
20.如权利要求16所述的非挥发存储器，其中高电压掺杂区的深度及于该浮置栅的底部。
21.如权利要求20所述的非挥发存储器，其中该高电压掺杂区还延伸至部分的该浮置栅的下方。
22.一种非挥发存储器，包括一基底，该基底上有一对沟槽，其中每一沟槽表面有一穿隧介电层；二浮置栅，其分别填满该对沟槽，并突出该对沟槽之上，其中每一浮置栅的侧壁有一间隙壁；一高电压掺杂区，位于该二浮置栅之间的该基底中，该高电压掺杂区同时作为一共源/漏极区与一控制栅；二选择栅，分别位于该二浮置栅的外侧，其中每一选择栅与该基底之间有一栅氧化层；以及二源/漏极区，分别位于该二选择栅外侧的该基底中。
23.如权利要求22所述的非挥发存储器，其中每一浮置栅为一掺杂多晶硅层，其顶部有一热氧化层，该热氧化层的形状使得该浮置栅的顶部边缘呈尖角状；并且一选择栅至少覆盖对应的该浮置栅的一部分，且以该热氧化层与该浮置栅的顶部相隔，并以该间隙壁与该浮置栅的侧壁相隔。
24.如权利要求22所述的非挥发存储器，其中该间隙壁包括一ONO间隙壁。
25.如权利要求22所述的非挥发存储器，其中该高电压掺杂区的深度及于该二浮置栅的底部。
26.如权利要求25所述的非挥发存储器，其中该高电压掺杂区还延伸至部分的该二浮置栅的下方。
全文摘要
一种非挥发存储器的结构与制造方法，此制造方法于基底上形成掩模层，再于掩模层与基底中形成一沟槽，然后在沟槽中形成穿隧介电层。接着在沟槽中形成一浮置栅，再去除掩模层，然后于浮置栅一侧的基底中形成高电压掺杂区，其同时作为第一源/漏极区与一控制栅，再于浮置栅另一侧的基底中形成第二源/漏极区。
文档编号G11C16/00GK1677648SQ200410033269
公开日2005年10月5日 申请日期2004年3月29日 优先权日2004年3月29日
发明者张格荥, 黄丘宗 申请人:力晶半导体股份有限公司