专利名称：用于可配置的反射镜快速读出放大器的装置和方法
技术领域：
本发明涉及存储器。更具体而言，本发明涉及配置一反射镜读出放大器以产生一用以读取快闪存储单元的状态的基准电流。
背景技术：
一种用于读取快闪存储器的系统通常采用一差动读出放大器来将流过一基准单元的电流值与一所选择的存储单元相比较。根据所述比较，一读出电路确定所选存储单元中存储有逻辑1还是逻辑0。
当流过所述基准单元的电流值大于流过所选存储单元的电流值时，则从所述存储单元读出逻辑值0(被编程)。当流过所述基准单元的电流值小于流过所选存储单元的电流值时，则从所述存储单元读出逻辑值1(被擦除)。
电流基准-通常为一被擦除单元(逻辑值1)的电流的一半-使系统能够通过与所述存储单元的电流相比较来确定在所选存储单元中存储的逻辑值。所述电流基准设定成使系统能够区分编程状态和擦除状态。
一基准单元产生所述基准电流。所述基准单元位于存储器阵列外的一阵列中，以避免可修改所述基准单元的阈值的写入和擦除循环。所述基准电流由一电流反射镜系统在芯片周围载送。
图1图解说明系统10，其中局部反射镜12在读出放大器15内反射一基准电流。
读出放大器15具有用于对一位线施加偏压的偏压电路17。基准电压发生器19为比较器21提供电压电平，其通常由基准单元电流所产生。比较器21确定是擦除还是编程正读取的阵列单元。
存储器存取时间取决于所述基准电流电路能够如何快地接通。将节点16预先充电到一基准值并且允许其放出。均衡电路(未显示)允许在节点16处放出电荷。均衡电路对线18上的信号产生负载效应。
上述设计的一个缺点是由于对于所有读出放大器15而言，线18上的信号均相同，所以负载效应可能会降低快速存储器存取的性能。另外，均衡电路的附加负载效应会增加存储器存取时间。而且，频繁读取存储单元可能会改变各基准单元的阈电压，并因此损害其可靠性。
用于对基准单元施加偏压的电路20的最小Vcc取决于二极管构造形式的p-沟道晶体管11和对基准位线施加约1伏的偏压的栅地-阴地放大器13，因此如果晶体管11为足够导通，则其VGS可大约为其阈值VthP1，且最小VCC为VCC＝VthP1+1V+VDSATN1。
在现代低压电路中，最小VCC应尽可能地低。
发明内容
本发明提供一种用于一可配置的反射镜读出放大器的方法及装置。一由可选择晶体管构成的可配置阵列中的一个或多个晶体管充当一快闪存储装置中存储单元的电流基准。将所述电流基准与一存储单元中的电流相比较，并根据所述存储单元中的电流是大于还是小于所述电流基准，从所述存储单元中读出一为0或为1的逻辑级。
所述阵列经配置以便提供一合适的电流基准电平，从而使所述系统能够区分所述存储单元中拟用来表示逻辑级0的电流与拟用来表示逻辑级1的电流。
所述阵列通过如下方式来配置选择一个或多个晶体管充当所述电流基准，或改变施加至至少一个晶体管中的至少一个的栅极上的电压以便改变流过所述晶体管的电流量，或通过选择与改变二者的结合。
图1为一图解说明一现有技术存储单元内容读出器的示意图。
图2为一图解说明本发明的一实施例的示意图。
图3为一图解说明本发明的一实施例的示意图。
图4为一图解说明一种配置一反射镜读出放大器的方法的流程图。
图5为一图解说明一种配置一反射镜读出放大器的方法的流程图。
具体实施例方式
所属技术领域的技术人员将认识到，下文对本发明的说明仅作为阐释性而决非为限制性。所属技术领域的技术人员借助本揭示内容将易知本发明的其他各实施例。
图2图解说明本发明的一实施例。位线电流100与来自基准电路102的一个或多个电流相比较。可配置的晶体管104(或基准晶体管)被偏压至相同的基准电压。所述基准电压是内部产生的，其稳定并且与电源及温度的变化无关。在一实施例中，所述基准电压为一带隙基准(未显示)。
通过晶体管112的电流用作一基准电流。通过晶体管112的电流值是被偏压至一有效(导通)模式的晶体管104的数量的函数。晶体管104成一可配置阵列形式，且晶体管104中的一个或多个被偏压至一有效模式，以便提供一通过晶体管112的所期望电流，从而提供一所期望的基准电流。在一实施例中，所述阵列中的每一晶体管104均为一组的一部分。通过晶体管104的电流是通过对晶体管106施加偏压来选择。举例而言，晶体管组103-1由晶体管104-1和106-1构成。为了选择通过晶体管104-1的电流-其也是通过晶体管106-1和组103-1的同一电流，将晶体管106-1偏压至一有效模式。晶体管103-2由晶体管104-2和106-2构成。为了选择通过晶体管组103-2的电流，将晶体管106-2偏压至一有效模式。晶体管103-3由晶体管104-3和106-3构成。为了选择通过晶体管组103-3的电流，将晶体管106-3偏压至一有效模式，依此类推。所选晶体管组迅速接通。由晶体管组103而引起的负载效应会使存取时间更快。
通过晶体管组103的电流之和与通过晶体管112的电流相同。通过晶体管112的电流由反射镜晶体管113反射并与一所选存储单元(例如存储单元110)中的电流相比较。在选择一个或多个晶体管组103后，将由晶体管113反射的通过这些组的电流与各存储单元相比较。如果存储单元110中的电流大于所选晶体管组103中的电流，则为存储单元110分配一逻辑级1。相反地，如果存储单元110中的电流小于所选晶体管组103中的电流，则为存储单元110分配一逻辑级0。如果选择一个以上的晶体管组103，则将通过所选各组的电流之后与所述存储单元中的电流相比较。在一实施例中，晶体管104为饱和操作的N沟道晶体管。
VCC的最小值为VCC＝VTH+VNODE1其中VTH近似为晶体管112的阈电压，VNODE1为节点114与地之间的电压。对于本发明而言，与具有越高的最小VCC的电路相比，最小VCC越低，可使低电压应用的范围越广阔。
读出放大器115包括用于对位线100施加偏压的的电路116及对位线100强加一基准电流的晶体管113。基准电压发生器118提供一通常由所述基准单元电流产生的电压电平。比较器120确定是擦除还是编程所述存储单元。
参照图2，通常通过试验确定一基准电流。所述基准电流应足够高于存储单元中代表逻辑级0的电流并应足够低于代表逻辑级1的电流，以便不会从快闪存储器中读出错误值。
晶体管113反射通过晶体管112的电流。一旦确定出一合适的基准电流，即借助晶体管113的反射将通过晶体管112的电流与各存储单元内的电流相比较。
一种确定基准电流的方法是使用信号108。信号108根据通过相应晶体管的电流值来激活每一组。举例而言，如果通过晶体管104-1和104-2的电流提供一合适的基准电流，则信号108-1和108-2将激活晶体管106-1和106-2。如果通过晶体管104-4的电流提供一合适的基准电流，则信号108-4将会激活晶体管106-4。所属技术领域的技术人员将看出，每一组晶体管自身可提供一合适的基准电流，而各组的其他组合同样可提供合适的基准电流。所属技术领域的技术人员还将看出，可使用更少和更多的组，且本实例同样适用于图3所示的实施例。
在一实施例中，此配置在装置测试期间进行，且不进行重复。在另一实施例中，此配置在电路加电期间进行。
另一种调整基准电流的方法是通过调整耦合至各晶体管104的栅极上的信号130上的电压。改变信号130上的电压将改变流过晶体管104的电流量。所属技术领域的技术人员将看出，这种方法适用于图3中的实施例，并且可使用这种方法与前一方法的组合。
图3图解说明一用来避免Early效应的实施例。Early效应取决于由于VDS大于VDSAT限值所引起的在饱和区中有效沟道长度的缩短。在此种状况下，漏极结点周围的耗尽区变宽，使得标准漂移运送方程式由更加复杂的方程式所取代。随着沟道长度的缩短，所述效应变得更加显著。
栅地-阴地放大器结构300对节点302施加偏压。在一实施例中，位线调节器304对矩阵位线306施加1伏的偏压，而栅地-阴地放大器结构300在节点302处施以偏置电压以避免Early效应并可低于节点306处的电压。
图3所示的电路中的VCC的电压最小值为VCC＝VTH+VNODE2+VDS其中VTH为晶体管309的阈电压，VNODE2为节点302两端的电压，VDS为晶体管308上的漏极-源极电压。在一实施例中，VNODE2小于1伏。如先前所述，本发明的比现有技术变低的最小VCC使得低电压应用的范围变大。
虽然图3未显示读出放大器，但所属技术领域的技术人员可看出，图3所示的电路可包括图2所示的读出放大器。
图4为一图解说明一种配置一反射镜读出放大器的方法的流程图。在方框400中，确定由一个或多个基准晶体管所吸收的电流。在方框410中，根据由所述一个或多个基准晶体管所吸收的电流，选择至少一个基准晶体管的至少一个的配置。在方框420中，将所述电流之和与所述快闪存储器中一存储单元中的单元电流相比较。
图5为一图解说明一种配置一反射镜读出放大器的方法的流程图。在方框500中，调整一基准晶体管中的栅极电压，以使流过所述基准晶体管的电流为一合适的电流基准。在方框510中，将所述电流与所述快闪存储器中一存储单元中的单元电流相比较。
图6为一图解说明一种配置一反射镜读出放大器的方法的流程图。在方框600中，选择一个或多个晶体管，以使流过所述一个或多个晶体管的电流之和大致为一合适的电流基准。在方框610中，调整至少一个晶体管的至少一个上的栅极电压，以使流过所述一个或多个晶体管的电流之和大致为一合适的电流基准。在方框620中，将所述电流之和与所述快闪存储器中一存储单元中的单元电流相比较。
虽然已经显示和阐述了本发明的实施例及应用，但所属技术领域的技术人员应了解，可存在比上述多得多的修改形式，此并不背离本发明的发明概念。因此，本发明仅受随附权利要求书的精神的限制。
权利要求
1.一种用于快闪存储器的可配置的反射镜读出放大器系统，其包括一产生一基准电压的电源；及一阵列，其中所述阵列包括一第一复数个晶体管及一用于选择的构件，所述第一复数个晶体管中的每一个均耦接至所述用于选择的构件，所述阵列被偏压至所述基准电压，并经配置以提供一用于与所述快闪存储器相比较的电流。
2.如权利要求1所述的系统，其中所述基准电压为内部电压，其稳定并且与电源或温度的变化无关。
3.如权利要求2所述的系统，其中所述第一复数个晶体管中的每一个均相并联。
4.如权利要求3所述的系统，其进一步包括一耦接至所述阵列的反射镜晶体管。
5.如权利要求4所述的系统，其中所述系统所需的最小电压为所述反射镜晶体管的阈电压加上所述阵列两端的电压。
6.如权利要求5所述的系统，其中所述第一复数个晶体管迅速接通。
7.如权利要求5所述的系统，其进一步包括复数个与所述快闪存储器相关联的读出放大器及复数个阵列，所述复数个读出放大器中的每一个均耦接至所述复数个阵列中的每一个。
8.如权利要求5所述的系统，其进一步包括复数个与所述快闪存储器相关联的、耦接至所述阵列的读出放大器。
9.如权利要求8所述的系统，其中所述复数组晶体管为N-沟道晶体管。
10.如权利要求9所述的系统，其中所述第一复数个晶体管配置成使所述第一复数个晶体管中的至少一个由一信号激活，以便提供用于与所述快闪存储单元电流相比较的所述电流。
11.如权利要求10所述的系统，其进一步包括一第二复数个晶体管，所述第二复数个晶体管中的每一个均耦接至所述第一复数个晶体管中的每一个，其中所述第二复数个晶体管接收所述信号并激活所述第一复数个晶体管。
12.如权利要求11所述的系统，其中修改所述基准电压以便修改用于与所述快闪存储单元电流相比较的所述电流。
13.一种用于快闪存储器的可配置的反射镜读出放大器系统，其包括一产生一基准电压的电源；一阵列，其中所述阵列包括复数个晶体管，所述复数个晶体管中的每一个均耦接至一用于选择的构件，所述晶体管组被偏压至所述基准电压，并经配置以提供一用于与所述快闪存储器相比较的电流；及一栅地-阴地放大器结构，其耦接至所述复数个晶体管，并经配置以对所述复数个晶体管施加偏压以减轻Early效应。
14.如权利要求13所述的系统，其进一步包括一耦接至所述栅地-阴地放大器结构的反射镜晶体管。
15.如权利要求14所述的系统，其中所述复数组晶体管配置成使所述复数个晶体管中的至少一个由一引向所述用于选择的构件的信号激活，以便提供用于与所述快闪存储单元电流相比较的所述电流。
16.如权利要求15所述的系统，其中修改所述基准电压以便修改用于与所述快闪存储单元电流相比较的所述电流。
17.一种配置一用于快闪存储器的反射镜读出放大器系统的方法，其包括确定一由一个或多个基准晶体管所吸收的电流；根据由所述至少一个基准晶体管所吸收的所述电流，选择至少一个基准晶体管的配置；及将所述电流之和与所述快闪存储器中一存储单元的单元电流相比较。
18.一种配置一用于快闪存储器的反射镜读出放大器系统的方法，其包括调整一基准晶体管上的栅极电压，以使流过所述基准晶体管的电流为一合适的电流基准；及将所述电流与所述快闪存储器中一存储单元的单元电流相比较。
19.一种配置一用于快闪存储器的反射镜读出放大器系统的方法，其包括选择至少一个晶体管，以使流过所述至少一个晶体管的电流之和近似为一合适的电流基准；调整所述至少一个晶体管中至少一个上的栅极电压，以使流过所述一组或多组晶体管的电流近似为一合适的电流基准；及将所述电流之和与所述快闪存储器中一存储单元的单元电流相比较。
全文摘要
本发明揭示一种用于快闪存储器的可配置的反射镜读出放大器系统，其具有下列特征。一电源产生一基准电压。复数个晶体管被偏压至所述基准电压。所述复数个晶体管各自耦接至一第二晶体管。每个所述复数个晶体管还经配置以提供一用于与所述快闪存储器相比较的电流。所述基准电压为内部电压，其稳定并且与电源或温度的变化无关。所述复数个晶体管相互并联。一反射镜晶体管耦接至所述复数个晶体管。所述复数个晶体管配置成使至少一个晶体管中的至少一个由一信号激活以提供用于与所述快闪存储器相比较的所述电流。此外，可修改所述基准电压以便修改用于与所述快闪存储器相比较的所述电流。
文档编号G11C7/14GK1802707SQ200480010199
公开日2006年7月12日 申请日期2004年2月17日 优先权日2003年2月25日
发明者洛伦佐·贝达里达, 安德烈亚·萨科, 莫尼卡·马尔齐亚尼 申请人:艾梅尔公司