专利名称：在dram装置的刷新操作期间用于多次再循环电荷的方法和电路配置的制作方法
发明
背景技术：
领域 本发明一般地涉及集成电路存储器装置，并且更具体地，涉及需要刷新操作来维护数据的存储器装置，诸如动态随机存取存储器(DRAM)装置。
背景技术：
亚微米CMOS技术的发展已经导致对于动态随机存取存储器(DRAM)不断增长的需求。DRAM装置通常是易失性存储器装置，其中每个存储器单元由一个三极管和一个电容器构成。这种存储器单元需要周期性刷新来保护存储在存储器单元中的数据免遭损坏或随时间衰减。刷新存储器单元是一种消耗能量的操作。在电池供电的计算机系统中(例如，掌上电脑，手持电子装置，等等)，能耗最小化对于延长电池寿命至关重要。
在高级DRAM装置中，在刷新操作期间，可以通过在后续刷新操作中再循环涉及一个刷新操作的位线感应放大器(BLSA)上的一部分位线电荷来减小能耗。在这里，术语再循环一般指从涉及一个刷新操作的一个BLSA阵列向将涉及后续刷新操作的另一BLSA阵列转移(或共享)位线电荷。然而，按照常规的再循环技术，没有利用位线电荷的剩余部分，如下面参考图1-4所述。
图1描述了DRAM装置100的一个框图。所述DRAM装置100通常包括系统控制器102，存储器104，地址总线120，命令(即系统)总线122，以及数据总线116。所述系统控制器102可以进一步使用例如特定应用接口112被耦合到一个外部电子装置(例如便携式计算机，蜂窝电话，等等)的处理器124。
所述存储器104通常包括一个或多个部件存储器104K和一个数据输入/输出缓冲器和复用器块118。在这里使用相同的参考数字来标识部件存储器以及它们的功能装置，除了添加后缀“K”来区分各个存储器和装置，其中K是从1到N的整数。举例来说，一个部件存储器104K包括一个地址解码器106K，一个存储体108K，一个感应放大器阵列110K，一个刷新控制器112K，以及一个存储体控制器114K。
图2描述了部件存储器104K的电路配置的一部分。存储体108K通常包括至少一个多个存储器单元200的阵列和至少一个多个成对的位线202B和辅助位线204B，其中B是从1到M的整数。存储器单元200被选择性地耦合到位线202B和204B。在感应放大器阵列110K中，位线202B和204B被交叉耦合到各个位线感应放大器(BLSA)206B。每个BLSA 206B包括电源节点214S和216S，使用预充电总线218K相应电源位线和开关212B将它们选择性地耦合到刷新控制器112K的一个预充电电路224K。为了从一个BLSA(例如BLSA 206B)向另一个BLSA(例如BLSAB+1)转移电荷，使用开关210(例如开关2101-M)将BLSA206B和BLSA 206B+1选择性地互连到一起。开关210和212被刷新控制器112K的感应控制器222K使用控制总线208K对应的控制线211和213选择性地控制。
图3描述了用于再循环的示范电路配置300的一个框图。在图3中，为了画图清楚起见，没有显示预充电电路(即开关212B，控制线213B，以及BLSA 206B和预充电总线218K之间相应的电源线)的部件。常规地，在部件存储器104K的刷新操作期间，预先选择的多个(即阵列)BLSA 206B，存储器阵列220B，以及开关210S被同时(即同步地)操作。
参考图4能够最佳地描述电路配置300的部件的操作，图4描述了使用常规再循环技术刷新存储器阵列220的示范操作400的一个流程图。换言之，为了最佳地理解操作400，读者应该同时参考图3和4。
操作400从步骤402开始并且进入执行一个阵列刷新操作404，包括步骤406-412。在步骤406，刷新控制器112K通过预充电总线218K激活BLSA阵列206B。在步骤406期间，预充电电路224K使用预充电总线218的电源线和开关212B选择性地向BLSA阵列206B的电源节点214B和216B应用一个预充电电压。在步骤408，使用常规的例程来刷新阵列220B的存储器单元200。这样一个例程通常包括使用BLSA阵列206B感应一个存储器单元的内容并且将单元电容充电至满相应逻辑电平(即满逻辑高或逻辑低)。
在步骤410，电荷从BLSA阵列220B被转移(例如循环)到阵列220B+1。例如，感应222可以瞬时地关闭开关210来将部分电荷从BLSA阵列2061转移到BLSA阵列2062。类似地，开关210S可以被关闭来从BLSA阵列206M-1向BLSA阵列206M再循环电荷。在步骤412，已经从BLSA阵列206B再循环了电荷，BLSA阵列206B的电源线被均衡。如果存储器104K的所有阵列220B未被刷新(在步骤414决定)，那么选择(步骤416)下一个待刷新的阵列220B+1并且为阵列220B+1执行循环404。继续这种循环404直到存储器装置的所有存储器阵列被刷新。
在准备感应操作中，BLSA阵列被典型地预充电到位线高电压(VBLH)的大约一半的电平。由于再循环过程中的电荷共享，接收阵列(例如BLSA阵列206B+1)的电源线被额外地充电至这个预充电电平和源阵列(例如BLSA阵列206B)最终值之间的约一半的电平。这样，将BLSA阵列206B+1的电源线(从预充电电平)带到用于感应的满电平所需的电荷可以被减少大约50％，这代表可观的能量节省。
然而，在均衡化期间(步骤412)，BLSA阵列206B的剩余电荷未经任何使用就丢弃了。在刷新操作期间由这种低效的一次电荷再循环引起的能量损失能够极大地限制通过再循环可获得的能量节省量，因而缩短了使用DRAM装置的电池供电系统的操作间隔，并且降低了这些存储器装置的热预算。
因此，在技术中需要一种用于多次再循环位线电荷的改进方法和电路配置。
发明内容
本发明的实施例提供了用于多次再循环位线电荷的方法和电路配置。
一个实施例提供了一种用于在动态随机存取存储器(DRAM)装置中再循环电荷的方法。该方法通常包括执行涉及第一阵列位线感应放大器的第一刷新操作，从第一阵列位线感应放大器的电源线向第二阵列位线感应放大器的电源线转移电荷，所述第二阵列位线感应放大器涉及在第一刷新操作之后执行的第二刷新操作，并且从第一阵列位线感应放大器的电源线向第三阵列位线感应放大器的电源线转移电荷，所述第三阵列位线感应放大器涉及在第二刷新操作之后执行的第三刷新操作。
另一个实施例提供了一种在涉及动态随机存取存储器(DRAM)装置的第i阵列位线感应放大器的刷新操作中使用的再循环电荷的方法，其中i是一个整数。该方法通常包括对第i阵列位线感应放大器的电源线进行预充电，顺序地从在前一次刷新操作中涉及的N阵列位线感应放大器的一条或多条电源线向第i阵列的一条或多条电源线转移电荷，其中N是大于1的整数并且N阵列的范围从第(i-N)阵列到第(i-1)阵列，并且随后将第i阵列的一条或多条电源线耦合到一条或多条电压供应线。
另一个实施例提供了一种用于多次再循环位线电荷的电路配置。该电路配置通常包括一条或多条公共再循环线，多个开关，每个开关选择性地将多个位线感应放大器阵列的一条或多条电源线耦合到该一条或多条公共再循环线，以及一个控制器。该控制器通常被配置来产生多个再循环控制信号来控制所述多个开关，从而顺序地(i)从第一阵列位线感应放大器的一条或多条电源线向第二阵列位线感应放大器的一条或多条电源线转移电荷，所述第一阵列位线感应放大器涉及先前的第一刷新操作，所述第二阵列位线感应放大器涉及在第一刷新操作之后执行的第二刷新操作，以及(ii)从第一阵列位线感应放大器的电源线向第三阵列位线感应放大器的电源线转移电荷，所述第三阵列位线感应放大器涉及在第二刷新操作之后执行的第三刷新操作。
另一个实施例提供了一种动态随机存取存储器装置，通常包括多个存储器单元阵列，每个存储器单元阵列具有至少一个相应阵列位线感应放大器，用于选择性地耦合所述阵列位线感应放大器的一条或多条电源线的耦合装置，以及再循环控制电路。所述再循环控制电路通常通过所述耦合装置被配置来(i)从第一阵列位线感应放大器的电源线向第二阵列位线感应放大器的电源线转移电荷，所述第一阵列位线感应放大器先前涉及第一刷新操作，所述第二阵列位线感应放大器涉及在第一刷新操作之后执行的第二刷新操作，以及(ii)从第一阵列位线感应放大器的电源线向至少第三阵列位线感应放大器的电源线转移电荷，所述第三阵列位线感应放大器涉及在第二刷新操作之后执行的至少一个第三刷新操作。
通过下面结合附图的详细说明能够容易地理解本发明的原理，其中 图1描绘了其中可以利用本发明的实施例的一个示范DRAM装置的框图； 图2描绘了在图1的DRAM装置的刷新操作期间，用于常规的一次再循环电荷的示范电路配置； 图3描绘了部分图1之DRAM装置的简化框图，所述DRAM装置被配置用于在刷新操作期间一次再循环电荷； 图4描绘了一个示范操作的流程图，用于使用图2的电路配置再循环电荷； 图5描绘了一个示范电路配置，用于按照本发明的一个实施例多次再循环电荷； 图6描绘了一个示范操作的流程图，用于按照本发明的一个实施例多次再循环电荷； 图7显示了一个示范时序图，示例了按照本发明的一个实施例多次再循环电荷； 图8描绘了一个表，示例了按照图6的时序图多次再循环电荷的效率； 图9显示了另一个示范时序图，示例了按照本发明的实施例多次再循环电荷； 图10描绘了一个表，示例了按照图9的时序图多次再循环电荷的效率； 为了方便理解，只要可能，使用相同的参考数字来指代对各个图共同的相同元素。
然而，应当注意附图仅仅显示了本发明的示范实施例，因此不应该被认为是限制本发明的范围，因为本发明可以容纳其它等效的实施例。
具体实施例方式本发明的实施例提供了用于在动态随机存取存储器(DRAM)装置刷新操作期间多次再循环电荷的方法和电路配置。利用这里描述的多次电荷再循环技术能够实现更加有效的电荷再循环并减小能耗。
用于多次电荷再循环的示范电路 图5描绘了一个示范电路配置500，按照本发明的一个实施例，它可被用于在图1的DRAM装置的刷新操作期间多次电荷再循环。该电路配置500通常包括一个公共再循环电源线502，一个公共再循环地线(GND)504，以及多个开关510，用于选择性地将BLSA 206耦合到所述公共线502和504。示例地，仅仅显示了四个BLSA阵列206i，206j，206k，以及206l。
利用开关510i-l(全体地，开关510)，在刷新操作期间，所述公共电源线502和公共地线GND 504可以被选择性地分别耦合到BLSA阵列206i-l中的电源节点214和216。在一个实施例中，开关510被感应控制器224使用控制总线208的各条线(标记为再循环_i-再循环_l)选择性控制。在操作中，开关510能够以任何组合将BLSA阵列206耦合到线502和504。这样，线502和502与开关510一起方便了存储器装置(例如，图1显示的DRAM装置100的部件存储器104K)的BLSA阵列之间的一个受控的电源接口。当然，本领域技术人员将认识到不是利用一条公共的再循环线，还可以使用对应的阵列电源线之间的专用开关来选择性地耦合所述电源线。
可以参考图6来最佳地描述电路配置500的操作，图6是用于多次电荷再循环(这可以被电路配置500的部件执行)的示范操作600的一个流程图。操作600从步骤602开始并且继续执行刷新操作604(示例性地包括步骤606-616)。所述操作606-612示例了一个涉及第一任意BLSA阵列206B的刷新操作，并且假定第二BLSA阵列206B-1已经先前被刷新，以及来自两个BLSA阵列的部分电荷被再循环到第三BLSA阵列206B+1。在BLSA阵列206B的刷新周期，来自BLSA阵列206B-1的电荷也已经被再循环到BLSA阵列206B。
在步骤606，刷新控制器112K(图1显示)激活了第一BLSA阵列206B，例如，以一种常规的方式。在步骤608，被耦合到BLSA阵列206B的存储器阵列220B的存储器单元被刷新。注意在感应之后，BLSA阵列206B的电源线被完全地充电并且这个电荷可以通过将所述电荷转移到其它BLSA阵列被再循环。此外，如上所述，已被用于再循环(例如，通过将电荷转移到BLSA阵列206B)的另一个BLSA阵列206B-1，可能仍然具有剩余电荷，所述剩余电荷在准备涉及另一个BLSA阵列206B+1的刷新操作时，可以被再次再循环(转移)到该阵列。因此，在步骤610，电荷剩余部分通过公共电源线502和公共地线GND504从BLSA阵列206B-1被转移到BLSA阵列206B+1。在步骤612，部分电荷也从BLSA阵列206B被转移到BLSA阵列206B+1。
作为一个例子，假定在涉及BLSA阵列206j的在前刷新操作期间，电荷从BLSA阵列206i被再循环到BLSA阵列206j。为了进一步从BLSA阵列206i再循环(剩余)电荷，感应控制器224可以瞬时关闭开关510i和510k(分别通过一条再循环_i和再循环_k控制线)，以在涉及BLSA阵列206K的后续刷新操作期间，从BLSA阵列206i将电荷转移到BLSA阵列206k。接着可以打开开关510i并且(同时开关510k仍然被关闭)接着开关510j可以被关闭来从BLSA阵列206j向BLSA阵列206k转移电荷。下面参考图7进一步描述了这个例子。
因此，多次电荷再循环使得额外数量的电荷被利用，使得(从电源供应)需要更少的电荷来将BLSA阵列206k的电源线带到满电平。虽然没有显示，在一个额外步骤中，一个更早BLSA阵列(例如206h)的剩余电荷可以被转移到BLSA阵列206K。然而，正如将在下面更加详细描述的那样，一旦电压电平落在某个点以下(例如BLSA晶体管的阈值电压)，不可能有额外的再循环。
在步骤618，序列600查询是否已经刷新了存储器(例如部件存储器104k)的所有阵列220。如果步骤618的查询被否定地回答，序列600进行到步骤620。在步骤620，BLSA阵列206B的后缀被增加(即从k到l)并且接着为具有增加的后缀的BLSA阵列执行循环604。可以重复刷新循环604直到存储器装置的所有存储器阵列被刷新。如果步骤618的查询被肯定地回答，序列600进行到步骤622。在步骤622，序列600结束。
一个用于多次电荷再循环的时序图 图7显示了一个示范时序图，示例了来自BLSA 206i的电荷的多次再循环，该时序图能够进一步帮助理解图5的再循环电路配置500。为了示例目的，时序图700假定仅仅是双电荷再循环(例如来自一个阵列的电荷仅仅被再循环两次)。该时序图的顶部示例了BLSA阵列206i-l的电源和地节点(214和216)的电压电平，以及对应的字线电压电平。该时序图的底部示例了由感应控制器224产生的再循环控制信号再循环_i-再循环_l。出于示例目的，假定在涉及第一BLSA阵列206i的刷新操作期间，不会发生再循环。
如图所示，在涉及每个BLSA阵列206的刷新操作之前，相应的电源和地节点(BLSA_PWR和BLSA_GND)被预充电。在涉及BLSA阵列206i的刷新操作之后，电源节点BLSA_PWR_i为满电平并且来自BLSA阵列206i的电荷可以被再循环到BLSA阵列206j。如图所示，在涉及BLSA阵列206j的刷新操作期间，恰恰在感应之前，通过断言再循环_i和再循环_j控制线，耦合BLSA阵列206i和206j的电源和地节点，它们均衡到一个中间电平，开关510i和510j被关闭。换言之，电荷从BLSA_PWR_i被转移(再循环)到BLSA_PWR_j，导致BLSA_PWR_i的电压电平从预充电电平增加了标记为VRECi-j的量。开关510i和510j接着被打开并且由电源提供BLSA_PWR_j达到满电压电平所需的剩余电荷。
在涉及BLSA阵列206j的刷新操作之后，BLSA_PWR_j处于满电平。虽然BLSA_PWR_i已经从满电平下降了VRECi-j，它仍然具有为可用于再循环的电荷的约一半。因此，在涉及BLSA阵列206k的刷新操作期间，在感应之前，通过断言再循环_j和再循环_k控制线，耦合BLSA阵列206i和206k的电源和地节点，它们均衡到一个中间电平，开关510i和510j被关闭。如图所示，电荷从BLSA_PWR_j被转移到BLSA_PWR_k，导致BLSA_PWR_k的电压电平从预充电电平增加了标记为VRECi-k(大约是VRECi-j的一半)的量。开关510i接着被打开并且开关510j被瞬时地关闭(而开关510k保持关闭)，从BLSA_PWR_i再循环电荷到BLSA_PWR_k，导致电压额外增加了VRECj-k。
开关510j和510k接着被打开并且由电源提供BLSA_PWR_k达到满电压电平所需的剩余电荷，所述剩余电荷远小于从电源将BLSA_PWR_j带到满电压电平所需的量。如图所示，执行类似的操作来从BLSA_PWR_j和BLSA_PWR_k向BLSA_PWR_l再循环电荷。
如图7所示，每次位线感应之后再循环电荷时，源和接收阵列的电源线(BLSA_PWR)被均衡，并且所述两条电源线的最终值大约是初始值的一半。因此，随着重复电荷再循环，从源电源线再循环获得的增长电平越来越小。这点在图8被进一步示例，图8显示了从多个源阵列对接收阵列电源线的电压增长贡献(初始预充电电平之上)。在所显示的序列中，在预充电之前，来自每条电源线的电荷被再循环三次(即“3x再循环”)。
在感应之后，第一阵列BLSA 2061的电源线处于满电压电平(100％)。因此，从BLSA 2061(到BLSA 2062)的第一次电荷再循环导致BLSA_PWR_2高于预充电电平大约50％的增加以及BLSA_PWR_1相应的下降。因此，从BLSA_PWR_1的第二次电荷再循环导致BLSA_PWR_3高于预充电电平仅仅大约25％的增加，而第三次电荷再循环导致BLSA_PWR_4高于预充电电平仅仅12.5％的增加。
由于从BLSA_PWR_1的初次再循环，在不同的电平从BLSA_PWR_2进行了电荷再循环。从BLSA_PWR_2到BLSA_PWR_3的第一次电荷再循环在大约25％(从BLSA_PWR_1的第二次再循环之后BLSA_PWR_3的电平)到约100％之间被执行，导致高于预充电电平大约62.5％的最终电平。类似地，从BLSA_PWR_2到BLSA_PWR_4的第二次电荷再循环在约12.5％(从BLSA_PWR_1的第二次再循环之后BLSA_PWR_4的电平)和约62.5％之间被执行，导致高于预充电电平大约37.5％的最终电平，而从BLSA_PWR_2到BLSA_PWR_5的第三次电荷再循环在0％(假定不再有从BLSA_PWR_1的再循环)到约37.5％之间被执行，导致高于预充电电平大约18.75％的最终电平。
如果电源线电压电平过低，由于BLSA晶体管阈值电压限(大约.4-.5V)不可能执行电荷再循环。换言之，如果电源线电压电平落在阈值电压限以下，就没有通过BLSA晶体管从位线到电源线的导通路径，这可能对电荷可以从任何给定的电源线被再循环的次数施加了一个实际的限制。
如图8所示，最小电源电平出现在第一BLSA阵列2061的第三次电荷再循环处，大约12.5％，这可能不允许超出阈值限制的足够余量，特别考虑到可能降低这个值和/或增加晶体管阈值电平的过程变化。因此，对于有些实施例，可能希望增加在用于再循环的任何电源线上产生的最小电压电平，以获得超出所述阈值限制的足够余量并且确保再循环发生。
一种增加这个最小电压电平的方法是不为第一一个或多个BLSA阵列执行电荷再循环。在图9的时序图以及图10对应的再循环电荷共享图中示例了这种方法。如图所示，图9显示的再循环序列与图7显示的类似，除了跳过了(从BLSA_PWR_i到BLSA_PWR_j的)第一电荷再循环。结果，在刷新BLSA阵列206j之后，BLSA_PWR_i和BLSA_PWR_j都处于满电压电平。因此，从BLSA_PWR_i到BLSA_PWR_k的第一电荷再循环可以在高于预充电电平0％和100％之间被执行，导致高于预充电电平50％的最终电平(VPRECH+VRECi-k)。随后，从BLSA_PWR_j到BLSA_PWR_k的第一电荷再循环可以在高于预充电电平50％到100％之间被执行，导致高于预充电电平75％的最终电平(增加了VRECj-k)。
如图10所示，通过跳过对于初始的一个或多个BLSA阵列的刷新操作的再循环，(在第一电源线的第一再循环之后)，用于再循环的电源线上看到的电压电平下降变得统一了在第一再循环之后大约75％(100％+50％/2)，对于第二再循环大约50％(70％+25％/2)，对于第三再循环大约25％(50％+0)。然而，更重要地，与图7所示的序列相比，在用于电荷再循环的任何电源线上的最小电压电平被加倍(从约12.5％到25％)。因此，最小电压电平处于高于BLSA晶体管阈值电平更加安全的余量，这应该确保多个循环上的电荷再循环(并且允许电荷被再循环更多次)。当然，本领域技术人员将认识到经过不同再循环之后每条电源线上获得的确切电压电平依赖于刷新操作的数量，对于所述刷新操作在初始时跳过了再循环，以及电荷从每条电源线被再循环的总次数。
结论 通过使用多次再循环技术，本发明的实施例可以更加有效的使用位线电荷，当与常规的单次再循环技术相比，能导致更大的能耗降低。在被预充电之前来自阵列的位线电荷可以被再循环任意次数，通常仅仅受到位线感应放大器(BLSA)晶体管阈值电压的限制。
虽然上述内容面向本发明的实施例，在不背离本发明基本范围的情况下可以设计出本发明的其它和更多的实施例，本发明的范围由所附的权利要求书所确定。
权利要求
1.一种用于在存储器装置中再循环电荷的方法，包括执行涉及第一阵列位线感应放大器的第一刷新操作；从第一阵列位线感应放大器的电源线向在第一刷新操作之后执行的第二刷新操作中涉及的第二阵列位线感应放大器的电源线转移电荷；以及从第一阵列位线感应放大器的电源线向第二刷新操作之后执行的第三刷新操作中涉及的第三阵列位线感应放大器的电源线转移电荷。
2.权利要求1所述的方法，进一步包括从第二阵列位线感应放大器的电源线向在第二刷新操作之后执行的第三刷新操作中涉及的第三阵列位线感应放大器的电源线转移电荷。
3.权利要求1所述的方法，进一步包括从第一阵列位线感应放大器的电源线向在第三刷新操作之后执行的至少第四刷新操作中涉及的至少第四阵列位线感应放大器的电源线转移电荷。
4.权利要求3所述的方法，进一步包括从第二阵列和第三阵列位线感应放大器的电源线向在第三刷新操作之后执行的至少第四刷新操作中涉及的至少第四阵列位线感应放大器的电源线转移电荷。
5.权利要求1所述的方法，其中从第一阵列位线感应放大器的电源线向第二阵列位线感应放大器的电源线转移电荷包括关闭一个或多个开关，所述开关将第一阵列位线感应放大器的电源线耦合到一条或多条公共再循环电源线；以及关闭一个或多个开关，所述开关将第一阵列位线感应放大器的电源线耦合到该一条或多条公共再循环电源线。
6.权利要求1所述的方法，进一步包括在第一和第二刷新操作之间执行至少一次中间刷新操作，其中电荷没有从第一阵列位线感应放大器的电源线转移到中间刷新操作中涉及的一个位线感应放大器阵列的电源线。
7.权利要求6所述的方法，其中在第三刷新操作之后，第一阵列位线感应放大器的电源线和预充电电平之间的电压差大约是预充电电平和第一刷新操作之后即刻电源线的电压电平之间电压差的约25％。
8.一种用于刷新操作的再循环电荷的方法，所述刷新操作涉及一个存储器装置的第i阵列位线感应放大器，其中i是一个整数，包括对第i阵列位线感应放大器的电源线进行预充电；从在前刷新操作中涉及的N个阵列位线感应放大器的一条或多条电源线向第i阵列的一条或多条电源线依次转移电荷，其中N是一个大于1的整数并且N个阵列的范围从第(i-N)阵列到第(i-1)阵列；以及随后将第i阵列的一条或多条电源线耦合到一条或多条电压源线。
9.权利要求8所述的方法，其中N大于2。
10.权利要求8所述的方法，其中从N个阵列位线感应放大器的一条或多条电源线向第i阵列的该一条或多条电源线顺序转移电荷包括关闭第一一个或多个开关将第i阵列的该一条或多条电源线耦合到一条或多条公共再循环线；以及在该第一一个或多个开关被关闭时，顺序地关闭多组一个或多个开关，其中关闭每组开关将N个阵列位线感应放大器中的不同的阵列的一条或多条电源线耦合到该一条或多条公共再循环线。
11.一种在动态随机存取存储器(DRAM)装置中再循环电荷的方法，包括执行涉及第一阵列位线感应放大器的第一刷新操作；瞬时地关闭一个或多个开关将第一阵列位线感应放大器的一条或多条电源线耦合到在第一刷新操作之后执行的第二刷新操作中涉及的第二阵列位线感应放大器的电源线；瞬时地关闭一个或多个开关将该第一阵列位线感应放大器的一条或多条电源线耦合到在第二刷新操作之后执行的第三刷新操作中涉及的第三阵列位线感应放大器的电源线。
12.一种用于再循环电荷的方法，包括瞬时地关闭一个或多个开关来从在第一刷新操作中涉及的第一阵列位线感应放大器的一条或多条电源线向在后续刷新操作中涉及的至少第二和第三阵列位线感应放大器的一条或多条电源线转移电荷。
13.一种用于多次再循环位线电荷的电路配置，包括一条或多条公共再循环线；多个开关，每个开关选择性地将多个位线感应放大器阵列的一条或多条电源线耦合到所述一条或多条公共再循环线；以及一个控制器，被配置用来生成多个再循环控制信号来控制所述多个开关，从而顺序地(i)从在第一刷新操作中在前涉及的第一阵列位线感应放大器的一条或多条电源线向在第一刷新操作之后执行的第二刷新操作中涉及的第二阵列位线感应放大器的一条或多条电源线转移电荷，以及(ii)从第一阵列位线感应放大器的电源线向在第二刷新操作之后执行的第三刷新操作中涉及的第三阵列位线感应放大器的电源线转移电荷。
14.权利要求13所述的电路配置，其中所述控制器被配置用来从第一阵列位线感应放大器的一条或多条电源线向第二阵列位线感应放大器的一条或多条电源线转移电荷，通过断言第一再循环控制信号来关闭第一一个或多个开关，所述第一开关将第一阵列位线感应放大器的一条或多条电源线耦合到所述一条或多条公共再循环线；以及在该第一一个或多个开关关闭的同时，断言第二再循环控制信号来瞬时地关闭第二一个或多个开关，该开关将第二阵列位线感应放大器的所述一条或多条电源线耦合到所述一条或多条公共再循环线。
15.权利要求14所述的电路配置，其中所述控制器被配置用来从第一阵列位线感应放大器的所述一条或多条电源线向第三阵列位线感应放大器的所述一条或多条电源线转移电荷并且从第二阵列位线感应放大器的所述一条或多条电源线向第三阵列位线感应放大器的所述一条或多条电源线转移电荷，通过断言第一再循环控制信号来关闭第一一个或多个开关，所述开关将第一阵列位线感应放大器的所述一条或多条电源线耦合到所述一条或多条公共再循环线；在第一一个或多个开关关闭的同时，断言第三再循环控制信号来关闭第三一个或多个开关，所述开关将第三阵列位线感应放大器的所述一条或多条电源线耦合到所述一条或多条公共再循环线；去断言第一再循环控制信号来打开第一一个或多个开关；以及在第三一个或多个开关关闭的同时，断言第二再循环控制信号来瞬时地关闭第二一个或多个开关，该开关将第二阵列位线感应放大器的所述一条或多条电源线耦合到所述一条或多条公共再循环线。
16.权利要求14所述的电路配置，其中所述控制器进一步被配置用来从第一阵列位线感应放大器的一条或多条电源线向至少第四阵列位线感应放大器的一条或多条电源线转移电荷，所速第四位线感应放大器阵列涉及在第三刷新操作之后执行的至少第四刷新操作。
17.一种存储器装置包括多个存储器单元阵列，每个具有至少一个对应阵列位线感应放大器；耦合装置，用于选择性地耦合所述阵列位线感应放大器的一条或多条电源线；以及再循环控制电路，被配置用来通过所述耦合装置(i)从第一刷新操作中在前涉及的第一阵列位线感应放大器的电源线向在第一刷新操作之后执行的第二刷新操作中涉及的第二阵列位线感应放大器的电源线转移电荷，以及(ii)从第一阵列位线感应放大器的电源线向在第二刷新操作之后执行的至少第三刷新操作中涉及的至少第三阵列位线感应放大器的电源线转移电荷。
18.权利要求17的存储器装置，其中用于选择性地耦合所述阵列位线感应放大器的一条或多条电源线的所述装置包括一条或多条公共再循环线；以及多组一个或多个开关，每组将相关阵列位线感应放大器的对应一条或多条电源线耦合到该一条或多条公共再循环线。
19.权利要求17所述的存储器装置，其中所述再循环控制电路被配置用来从第一阵列位线感应放大器的一条或多条电源线向第二阵列位线感应放大器的一条或多条电源线转移电荷，通过瞬时关闭第一组一个或多个开关，该开关将第一阵列位线感应放大器的一条或多条电源线耦合到一条或多条公共再循环线，并且在第一组一个或多个开关被关闭的同时，瞬时地关闭第二组一个或多个开关，该开关将第二阵列位线感应放大器的所述一条或多条电源线耦合到所述一条或多条公共再循环线。
20.权利要求17所述的存储器装置，其中所述再循环控制电路进一步被配置用来通过所述耦合装置从第一阵列位线感应放大器的电源线向在第三刷新操作之后执行的至少第四刷新操作中涉及的至少第四阵列位线感应放大器的电源线转移电荷。
21.权利要求17所述的存储器装置，其中所述再循环控制电路进一步被配置通过所述耦合装置从第二和第三阵列位线感应放大器的电源线向在第三刷新操作之后执行的至少第四刷新操作中涉及的至少第四阵列位线感应放大器的电源线转移电荷。
22.权利要求17所述的存储器装置，其中在第一和第二刷新操作之间执行至少一个中间刷新操作，其中所述再循环控制电路被配置用来不从第一阵列位线感应放大器的电源线向在中间刷新操作中涉及的位线感应放大器阵列的电源线转移电荷。
23.权利要求22所述的存储器装置，其中在第三刷新操作之后，第一阵列位线感应放大器的电源线和预充电电平之间的电压差大约为预充电电平和第一刷新操作之后即刻电源线电压电平之间电压差的25％。
全文摘要
提供了在诸如动态随机存取存储器(DRAM)的存储器装置的刷新操作期间用于多次再循环电荷的方法和电路配置。来自涉及第一刷新操作的第一阵列位线感应放大器的一条或多条电源线的电荷可以被转移(610)到涉及后续刷新操作的至少第二和第三阵列位线感应放大器的一条或多条电源线。
文档编号G11C11/4074GK1898748SQ200480038829
公开日2007年1月17日 申请日期2004年10月13日 优先权日2003年10月23日
发明者J·韩, J·P·金 申请人:英飞凌科技股份公司