专利名称：半导体存储器及其刷新时钟信号产生器的制作方法
技术领域：
本发明涉及一种半导体存储器，具体上涉及执行刷新操作的半导体存储器及其刷新时钟信号产生器。
背景技术：
半导体存储器一般可以被分类为易失性存储器和非易失性存储器。易失性存储器包括动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)等。非易失性存储器包括快闪存储器或只读存储器(ROM)等。
易失性存储器按照是否需要数据的重新充电操作而被分类为两类。例如，SRAM单元一般由触发器电路和两个开关构造，只要供电就可以获得数据存储。另一方面，DRAM单元包括一个电容器和一个晶体管。DRAM单元通过在电容器中累加电荷而存储数据；但是，在电容器中存储的数据在预定时间过去后消失。
为了防止数据的丢失，读取DRAM单元中的数据，并且必须与所读取的信息一致地补充初始电荷。定期重复此操作，以保持DRAM单元中存储的数据。这样的重新充电过程被称为刷新操作。
图1是图解具有动态存储单元的传统半导体存储器的方框图。图1的半导体存储器包括自刷新控制信号产生器10、刷新时钟信号产生器12、刷新地址产生器14、行地址解码器16和存储单元阵列100。
下面说明图1的半导体存储器的功能。
自刷新控制信号产生器10计数自刷新周期(cycle)以产生自刷新控制信号SEF。刷新时钟信号产生器12响应于自刷新控制信号SEF而被使能以产生刷新时钟信号CLK。刷新地址产生器14响应于刷新时钟信号CLK而执行计数操作，以产生刷新行地址radd。行地址解码器16对该刷新行地址radd解码以产生用于使能n个字线WL1到WLn之一的字线使能信号。存储单元阵列100对响应于字线使能信号所选择的字线的存储单元执行刷新操作。在此，所述刷新操作经由位线而读取所选择字线的数据，然后通过使用位线感测放大器来放大所述数据，然后再次写入所述数据。
图2是图解传统刷新时钟信号产生器的方框图。图2的刷新时钟信号产生器包括温度检测器20和振荡器22。
下面说明图2的刷新时钟信号产生器的功能。
温度检测器20检测图1的半导体存储器的内部温度，并且按照温度变化来改变输出电压Vref。振荡器22产生其周期根据输出电压Vref变化的刷新时钟信号CLK。振荡器22产生在高温部分中具有短周期的刷新时钟信号CLK和在低温部分中具有长周期的刷新时钟信号CLK。换句话说，当温度高时产生具有短周期的刷新时钟信号CLK，当温度低时产生具有长周期的刷新时钟信号CLK。在韩国专利申请公开第2002-2659号及其相关联的美国专利第6,597,614号——其拷贝通过引用而整体被包含在此——中公开了图2的刷新时钟信号产生器的一个示例。
虽然图2的刷新时钟信号产生器可以通过改变自刷新周期而降低功耗，但是所述刷新时钟信号产生器在设计上复杂，并且占用大面积。因此，需要一种刷新时钟信号产生器，它消耗小量功率，并且占用比传统的刷新时钟信号产生器小的表面面积。
发明内容
本发明的一个方面提供一种半导体存储器，其包括自刷新控制信号产生器，用于计数自刷新周期以产生自刷新控制信号；刷新时钟信号产生器，用于响应于所述自刷新控制信号而产生刷新时钟信号；刷新地址产生器，用于响应于所述刷新时钟信号而产生刷新行地址；行解码器，用于响应于所述刷新行地址而产生用于选择多条字线之一的字线选择信号；以及，存储单元阵列，包括连接到字线的多个存储单元，并且响应于字线选择信号而对连接到所选择的字线的存储单元执行刷新操作，其中，所述刷新时钟信号产生器包括电压产生器，用于接收电源电压以产生低于电源电压的电压；环形振荡器，其响应于所述自刷新控制信号而被使能，包括奇数数量的至少三个反相器，当所述半导体存储器的温度高时具有第一电流消耗，当所述温度低时具有第二电流消耗，并且产生其周期随温度降低而增加的时钟信号；电平移动器，用于将具有该低于电源电压的电压的时钟信号转换为具有电源电压的电平的刷新时钟信号。
本发明的另一个方面提供一种半导体存储器的刷新时钟信号产生器，包括电压产生器，用于接收电源电压以产生低于所述电源电压的电压；环形振荡器，其响应于自刷新控制信号而被使能，包括奇数数量的至少三个反相器，当所述半导体存储器的温度高时具有第一电流消耗，当所述温度低时具有第二电流消耗，并且产生其周期随温度降低而增加的时钟信号；电平移动器，用于将具有低于电源电压的电压的时钟信号转换为具有电源电压的电平的刷新时钟信号。
所述第一电流消耗大于所述第二电流消耗。当温度高时随着温度升高第一电流消耗增加，当温度低时随着温度降低第二电流消耗降低。
所述至少三个反相器是级联的至少三个伪NMOS反相器；并且环形振荡器包括复位晶体管，用于响应于所述自刷新控制信号而复位所述时钟信号。每个伪NMOS反相器包括PMOS晶体管和NMOS晶体管，它们串联在该低于电源电压的电压和地电压之间，其中，所述PMOS晶体管的栅极连接到所述地电压，前一个反相器的输出信号被施加到所述NMOS晶体管的栅极，并且所述PMOS晶体管和所述NMOS晶体管工作在弱反相区域中。每个伪NMOS反相器还包括第一PMOS晶体管和NMOS晶体管，它们串联在该低于电源电压的电压和地电压之间；分别与所述第一PMOS晶体管并联的保险器；第二PMOS晶体管，其分别与所述第一PMOS晶体管并联，并且由控制信号控制，其中，第一PMOS晶体管的栅极连接到地电压，并且前一个反相器的输出信号被施加到所述NMOS晶体管的栅极，所述第一PMOS晶体管和所述NMOS晶体管工作在弱反相区域中。
所述至少三个反相器是级联的至少三个伪PMOS反相器；所述环形振荡器包括复位晶体管，用于响应于所述自刷新控制信号而复位所述时钟信号。每个伪PMOS反相器包括PMOS晶体管和NMOS晶体管，它们串联在该低于电源电压的电压和地电压之间，其中，向所述NMOS晶体管的栅极施加该低于电源电压的电压，前一个反相器的输出信号被施加到所述PMOS晶体管的栅极，并且所述PMOS晶体管和所述NMOS晶体管工作在弱反相区域中。每个伪PMOS反相器还包括第一NMOS晶体管和PMOS晶体管，它们串联在该比电源电压低的电压和地电压之间；分别与所述第一NMOS晶体管并联的保险器；第二NMOS晶体管，其分别与所述第一NMOS晶体管并联，并且由控制信号控制，其中，第一NMOS晶体管的栅极连接到该低于电源电压的电压，并且前一个反相器的输出信号被施加到所述PMOS晶体管的栅极，所述第一NMOS晶体管和所述PMOS晶体管工作在弱反相区域中。
所述刷新时钟信号产生器还包括模式设置电路，用于在模式设置操作期间响应于模式设置命令而接收外部施加的代码，以产生至少一个控制信号。
所述至少三个反相器是级联的至少三个伪CMOS反相器；并且所述环形振荡器包括复位晶体管，用于响应于所述自刷新控制信号而复位时钟信号。每个伪CMOS反相器包括一个PMOS晶体管和一个NMOS晶体管，它们串联在该低于电源电压的电压和地电压之间，其中，所述PMOS晶体管和所述NMOS晶体管工作在弱反相区域中。
电平移动器包括第一到第三反相器、第一和第二PMOS晶体管以及第一和第二NMOS晶体管，其中，用于接收具有该低于电源电压的电压的时钟信号的所述第一反相器连接到所述第一NMOS晶体管的栅极，用于接收具有该低于电源电压的电压的时钟信号的反相版本的第二反相器连接到所述第二NMOS晶体管的栅极，并且用于输出刷新时钟信号的第三反相器连接到所述第二PMOS晶体管和所述第二NMOS晶体管之间的节点。
通过参见附图详细说明本发明的例证实施例，本发明的上述和其他特征将会变得对于本领域内的普通技术人员更加清楚，其中图1是图解传统半导体存储器的方框图；图2是图解传统刷新时钟信号产生器的方框图；图3是图解按照本发明的第一例证实施例的刷新时钟信号产生器的电路图；图4是图解按照本发明的第二例证实施例的刷新时钟信号产生器的电路图；图5是图解按照本发明的第三例证实施例的刷新时钟信号产生器的电路图；图6是图解按照本发明的第四例证实施例的刷新时钟信号产生器的电路图；图7是图解按照本发明的例证实施例的电平移动器的电路图。
具体实施例方式
图3是按照本发明的第一例证实施例的半导体存储器的刷新时钟信号产生器的电路图。图3的刷新时钟信号产生器包括电压产生器30、环形振荡器32和电平移动器34。环形振荡器32包括PMOS晶体管P1到P3以及NMOS晶体管N1到N4。PMOS晶体管P1和NMOS晶体管N1、PMOS晶体管P2和NMOS晶体管N2以及PMOS晶体管P3和NMOS晶体管N3分别构成反相器I1到I3。环形振荡器32被配置使得所述三个反相器I1到I3以环的形式连接。反相器I1到I3构成伪NMOS反相器。
下面说明图3的刷新时钟信号产生器的功能。
电压产生器30接收外部电源电压EVC或内部电源电压IVC，以产生在电平上低于所述外部电源电压EVC或内部电源电压IVC的电压Vsub。环形振荡器32当NMOS晶体管N4响应于低电平的反相自刷新控制信号SEFB截止时被使能来产生时钟信号ck，并且它当所述NMOS晶体管N4响应于高电平的反相自刷新控制信号SEFB导通时被禁止。在环形振荡器32中，作为电源电压而施加电压Vsub，因此，MOS晶体管P1到P3和N1到N3工作在弱反相区域中。在此，所述弱反相区域指的是子门限电压区域或其中在MOS晶体管P1到P3和N1到N3的栅极和源极之间的电压变得低于门限电压的区域。当MOS晶体管P1到P3和N1到N3工作在弱反相区域中时，在高温部分中通过MOS晶体管P1到P3和N1到N3的电流的消耗高，而在低温部分中通过MOS晶体管P1到P3和N1到N3的电流的消耗小。换句话说，当MOS晶体管P1到P3和N1到N3工作在弱反相区域中时，当温度高时电流的消耗高，当温度低时电流的消耗低。因此，环形振荡器32用于在自刷新操作期间降低电流消耗。
因为当温度降低时降低了流过MOS晶体管P1到P3和N1到N3的电流，因此时钟信号ck的周期变长。由于上面的原因，应当将用于使环形振荡器32的MOS晶体管P1到P3和N1到N3工作在弱反相区域的电压Vsub设置为低于外部电源电压EVC或内部电源电压IVC的电压，以便MOS晶体管P1到P3和N1到N3的栅极和源极之间的电压可以等于或小于MOS晶体管P1到P3和N1到N3的门限电压。电平移动器34接收从地电压切换到电压Vsub的时钟信号ck，以产生从所述地电压切换到外部电源电压EVC或内部电源电压IVC的刷新时钟信号CLK。
图4是图解按照本发明的第二例证实施例的半导体存储器的刷新时钟信号产生器的电路图。图4的刷新时钟信号产生器包括电压产生器30、环形振荡器32’和电平移动器34。环形振荡器32’包括PMOS晶体管P1到P4和NMOS晶体管N 1到N3。PMOS晶体管P1和NMOS晶体管N1、PMOS晶体管P2和NMOS晶体管N2以及PMOS晶体管P3和NMOS晶体管N3分别构成反相器I1到I3。环形振荡器32’被配置使得所述三个反相器I1到I3以环的形式连接。反相器I1到I3构成伪PMOS反相器。
下面说明图4的刷新时钟信号产生器的功能。
因为图4的电压产生器30和电平移动器34的功能类似于图3的那些，因此省略其说明。环形振荡器32’当PMOS晶体管P4响应于高电平的自刷新控制信号SEF截止时被使能来产生时钟信号ck，并且它当所述PMOS晶体管P4响应于低电平的自刷新控制信号SEF导通时被禁止。在环形振荡器32’中，作为电源电压施加电压Vsub，并且向NMOS晶体管N1到N3的栅极施加电压Vsub。因此，MOS晶体管P1到P3和N1到N3工作在弱反相区域中。结果，在高温部分中通过MOS晶体管P1到P3和N1到N3的电流的消耗高，而在低温区部分中通过MOS晶体管P1到P3和N1到N3的电流的消耗小。因此，环形振荡器32’用于在自刷新操作期间降低电流消耗。
因为当温度降低时降低了流过MOS晶体管P1到P3和N1到N3的电流，因此时钟信号ck的周期变长。由于上面的原因，应当将用于使环形振荡器32的MOS晶体管P1到P3和N1到N3工作在弱反相区域的电压Vsub设置为低于外部电源电压EVC或内部电源电压IVC的电压，以便在MOS晶体管P1到P3和N1到N3的栅极和源极之间的电压可以等于或小于MOS晶体管P1到P3和N1到N3的门限电压。
图5是图解按照本发明的第三例证实施例的半导体存储器的刷新时钟信号产生器的电路图。图5的刷新时钟信号产生器包括电压产生器30、环形振荡器40、电平移动器34和模式设置电路42。振荡器40包括彼此级联的三个反相器I1到I3和NMOS晶体管N4。反相器I1包括PMOS晶体管P11到P1i和P41到P4i、保险器F11到F1i和NMOS晶体管N1。反相器I2包括PMOS晶体管P21到P2i和P51到P5i、保险丝F21到P2i和NMOS晶体管N2。反相器I3包括PMOS晶体管P31到P3i和P61到P6i、保险器F31到F3i和NMOS晶体管N3。反相器I1到I3构成伪NMOS反相器。
下面说明图5的刷新时钟信号产生器的功能。
因为所述电压产生器30和电平移动器34的功能类似于图3的那些，因此省略其说明。模式设置电路42响应于在模式设置操作期间施加的模式设置命令MRS而接收外部施加的代码信号CODE以产生控制信号c1到ci。除了环形振荡器40可以设置时钟信号ck的周期之外，环形振荡器40执行类似于图3的环形振荡器32的功能。因为时钟信号ck的周期在高温部分短，因此将所述时钟信号ck的周期设置为短。为了实现此，环形振荡器40在改变控制信号c1到ci的状态的同时调整构成反相器I1到I3的PMOS晶体管。
例如，当控制信号c1具有高电平并且其他的控制信号c2到ci具有低电平时、PMOS晶体管P41、P51和P61截止，并且PMOS晶体管P42到P4i、P52到P51和P62到P6i被接通，以便PMOS晶体管P11、P21和P31在反相器I1、I2和I3中连接，但是PMOS晶体管P12到P1i、P22到P2i和P32到P3i不在反相器I1、I2和I3中连接。结果，在每个反相器I1到I3中连接一个PMOS晶体管。另一方面。当所有的控制信号具有高电平时，PMOS晶体管P41到P4i、P51到P5i和P61到P6i截止，以便在反相器I1、I2和I3中连接PMOS晶体管P11到P1i、P21到P2i和P31到P3i。通过以上述方式来改变控制信号c1到ci，将时钟信号ck的周期在高温部分中设置为最佳的刷新周期。
当时钟信号ck的周期被设置为最佳的刷新周期时，确定保险器F11到F1i、F21到F2i和F31到F3i是否熔断，并且响应于控制信号c1到ci，与其对应的保险器熔断。因此，按照在高温部分中的操作来设置时钟信号ck的周期。环形振荡器40的MOS晶体管当在高温部分中提高了温度时电流消耗增加，并且刷新时钟信号CLK具有短周期，而当在低温部分中降低温度时电流消耗降低，并且刷新时钟信号CLK具有长周期。因此，在自刷新操作期间，当在低温部分中降低温度时，不仅降低了功耗，而且使得刷新时钟信号CLK的周期更长。
图6是图解按照本发明的第四实施例的半导体存储器的刷新时钟信号产生器的电路图。图6的刷新时钟信号产生器包括电压产生器30、电平移动器34、环形振荡器40’和模式设置电路42。振荡器40’包括彼此级联的三个反相器I1到I3和PMOS晶体管P4。反相器I 1包括PMOS晶体管P1、NMOS晶体管N11到N1i和N41到N4i以及保险器F11到F1i。反相器I2包括PMOS晶体管P2、NMOS晶体管N21到N2i和N51到N5i、保险丝F21到P2i。反相器I3包括PMOS晶体管P3、NMOS晶体管N31到N3i和N61到N6i、保险器F31到F3i。反相器I1到I3构成伪PMOS反相器。
下面说明图6的刷新时钟信号产生器的功能。
因为所述电压产生器30和电平移动器34的功能类似于图3的那些，并且模式设置电路42的功能类似于图5的那个，因此省略其说明。除了环形振荡器40’可以设置与图4的环形振荡器32’不同的时钟信号ck的周期之外，环形振荡器40’执行类似于图4的环形振荡器32’的功能。因为时钟信号ck的周期在高温部分短，因此将时钟信号ck的周期设置为短。为了实现此，环形振荡器40’在改变控制信号c1到ci的状态的同时调整构成反相器I1到I3的NMOS晶体管。
例如，当控制信号c1具有高电平并且其他的控制信号c2到ci具有低电平时，NMOS晶体管N41、N51和N61导通，并且NMOS晶体管N42到N4i、N52到N5i和N62到N6i被截止，以便不连接NMOS晶体管N11、N21和N31，但是连接NMOS晶体管N12到N1i、N22到N2i和N32到N3i。结果是，仅构成反相器的(n-1)个NMOS晶体管被连接。另一方面，当所有的控制信号c1到ci具有低电平时，NMOS晶体管N41到N51和N61到N6i截止，从而连接NMOS晶体管N11到N1i、N21到N2i、N31到N3i。通过以上述方式改变控制信号c1到ci，将时钟信号ck的周期在高温部分中设置为最佳的刷新周期。
当时钟信号ck的周期被设置为最佳的刷新周期时，确定保险器F11到F1i、F21到F2i和F31到F3i是否熔断，并且响应于控制信号c1到ci，与其对应的保险器熔断。因此，根据在高温部分中的操作来设置时钟信号ck的周期。环形振荡器40’的MOS晶体管当在高温部分中提高了温度时电流消耗增加，并且刷新时钟信号CLK具有短周期，而当在低温部分中降低温度时电流消耗降低，并且刷新时钟信号CLK具有长周期。因此，在自刷新操作期间，当在低温部分中降低温度时，不仅降低了功耗，而且使得刷新时钟信号CLK的周期更长。
图7是图解按照本发明实施例的电平移动器的电路图。图7的电平移动器包括反相器I4到I6、PMOS晶体管P7和P8以及NMOS晶体管N7和N8。
下面说明图7的电平移动器的操作。
反相器I4将时钟信号ck反相以产生反相的时钟信号a。反相器I5将时钟信号a反相以产生时钟信号b。在此，从反相器I4和I5输出的时钟信号a和b是从地电压触发到电压Vsub电平的信号。
当节点a具有电压Vsub电平并且节点b具有地电压电平时，NMOS晶体管N7导通，并且NMOS晶体管N8截止。因此，节点c的电平被降低到地电压电平。PMOS晶体管P8响应于节点c的电平而导通，以使得节点d具有外部电源电压EVC或内部电源电压IVC。反相器I6响应于所述节点d的外部电源电压EVC或内部电源电压IVC电平而产生地电压电平的刷新时钟信号CLK。
另一方面，当节点a具有地电压电平并且节点b具有电压Vsub电平时，NMOS晶体管N7截止，并且NMOS晶体管N8导通。因此，节点d的电平被降低到地电压电平。反相器I6响应于节点d的地电压电平而产生外部电源电压EVC或内部电源电压IVC电平的刷新时钟信号CLK。
换句话说，图7的电平移动器将电压Vsub电平的时钟信号ck转换为外部电源电压EVC或内部电源电压IVC电平的刷新时钟信号CLK。因此，按照本发明实施例的使用电压Vsub作为电源电压的刷新时钟信号产生器可以与图1的使用外部电源电压EVC或内部电源电压IVC作为电源电压的刷新地址产生器14连接。
如上所述，按照本发明实施例的刷新时钟信号产生器当执行自刷新操作时在低温部分中具有降低的功耗，这是因为构成环形振荡器的MOS晶体管工作在弱反相区域中，而构成传统环形振荡器的MOS晶体管工作在强反相区域中。而且，因为当温度降低时流过MOS晶体管的电流的消耗降低，因此刷新时钟信号的周期更长。
在上述的实施例中，虽然所述刷新时钟信号产生器的环形振荡器的反相器包括伪NMOS或PMOS反相器，但是它们也可以包括CMOS反相器。例如，取代配置PMOS晶体管P1到P3的栅极以接收地电压，NMOS晶体管N1到N3的栅极可以连接在一起。另外，虽然按照本发明实施例的刷新时钟信号产生器的环形振荡器被描述为包括三个反相器，但是所述刷新时钟信号产生器可以包括例如奇数数量的5个或更多的反相器。
而且，按照本发明实施例的刷新时钟信号产生器的环形振荡器可以被配置使得图5的PMOS晶体管和保险器(P11到P1i、F11到F1i和P41到P4i)、(P21到P2i、F21到F2i和P51到P5i)和(P31到P3i、F31到F3i和P61到P6i)连接到图6的NMOS晶体管和保险器(N11到N1i、F11到F1i和N41到N4i)、(N21到N2i、F21到F2i和N51到N5i)和(N31到N3i、F31到F3i和N61到N6i)。
按照本发明实施例的半导体存储器及其刷新时钟信号产生器在自刷新操作期间当在高温部分中降低温度时，可以降低功耗和增加刷新时钟信号的周期。
虽然已经参照本发明的例证实施例具体图解和说明了本发明，本领域的普通技术人员应明白，在不脱离所附的权利要求所限定的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。
本申请要求2005年8月10日提交的韩国专利申请第2005-73496号的优先权，其公开通过引用被整体包含在此。
权利要求
1.一种半导体存储器的刷新时钟信号产生器，包括电压产生器，用于接收电源电压以产生低于所述电源电压的电压；环形振荡器，其响应于自刷新控制信号而被使能，包括奇数数量的至少三个反相器，当所述半导体存储器的温度高时具有第一电流消耗，当所述温度低时具有第二电流消耗，并且产生其周期随温度降低而增加的时钟信号；电平移动器，用于将具有所述低于电源电压的电压的时钟信号转换为具有电源电压的电平的刷新时钟信号。
2.按照权利要求1的刷新时钟信号产生器，其中，所述至少三个反相器是级联的至少三个伪NMOS反相器；并且环形振荡器包括复位晶体管，用于响应于所述自刷新控制信号而复位所述时钟信号。
3.按照权利要求2的刷新时钟信号产生器，其中，每个伪NMOS反相器包括PMOS晶体管和NMOS晶体管，它们串联在低于电源电压的所述电压和地电压之间，其中，所述PMOS晶体管的栅极连接到地电压，前一个反相器的输出信号被施加到所述NMOS晶体管的栅极，并且所述PMOS晶体管和所述NMOS晶体管工作在弱反相区域中。
4.按照权利要求2的刷新时钟信号产生器，其中，每个伪NMOS反相器包括第一PMOS晶体管和NMOS晶体管，它们串联在所述低于电源电压的电压和地电压之间；分别与所述第一PMOS晶体管并联的保险器；第二PMOS晶体管，其分别与所述第一PMOS晶体管并联，并且由控制信号控制，其中，第一PMOS晶体管的栅极连接到地电压，并且前一个反相器的输出信号被施加到所述NMOS晶体管的栅极，所述第一PMOS晶体管和所述NMOS晶体管工作在弱反相区域中。
5.按照权利要求2的刷新时钟信号产生器，还包括模式设置电路，用于在模式设置操作期间响应于模式设置命令而接收外部施加的代码，以产生至少一个控制信号。
6.按照权利要求1的刷新时钟信号产生器，其中，所述至少三个反相器是级联的至少三个伪PMOS反相器；所述环形振荡器包括复位晶体管，用于响应于所述自刷新控制信号而复位所述时钟信号。
7.按照权利要求6的刷新时钟信号产生器，其中，每个伪PMOS反相器包括PMOS晶体管和NMOS晶体管，它们串联在低于电源电压的所述电压和地电压之间，其中，向所述NMOS晶体管的栅极施加所述低于电源电压的电压，前一个反相器的输出信号被施加到所述PMOS晶体管的栅极，并且所述PMOS晶体管和所述NMOS晶体管工作在弱反相区域中。
8.按照权利要求6的刷新时钟信号产生器，其中，每个伪PMOS反相器包括第一NMOS晶体管和PMOS晶体管，它们串联在所述低于电源电压的电压和地电压之间；分别与所述第一NMOS晶体管并联的保险器；第二NMOS晶体管，其分别与所述第一NMOS晶体管并联，并且由控制信号控制，其中，第一NMOS晶体管的栅极连接到所述低于电源电压的电压，并且前一个反相器的输出信号被施加到所述PMOS晶体管的栅极，所述第一NMOS晶体管和所述PMOS晶体管工作在弱反相区域中。
9.按照权利要求8的刷新时钟信号产生器，还包括模式设置电路，用于在模式设置操作期间响应于模式设置命令而接收外部施加的代码以产生至少一个控制信号。
10.按照权利要求1的刷新时钟信号产生器，其中，所述至少三个反相器是级联的至少三个伪CMOS反相器；并且所述环形振荡器包括复位晶体管，用于响应于所述自刷新控制信号而复位时钟信号。
11.按照权利要求10的刷新时钟信号产生器，其中，每个伪CMOS反相器包括一个PMOS晶体管和一个NMOS晶体管，它们串联在所述低于电源电压的电压和地电压之间，其中，所述PMOS晶体管和所述NMOS晶体管工作在弱反相区域中。
12.按照权利要求1的刷新时钟信号产生器，其中，所述电平移动器包括第一到第三反相器、第一和第二PMOS晶体管以及第一和第二NMOS晶体管，其中，用于接收具有所述低于电源电压的电压的时钟信号的所述第一反相器连接到所述第一NMOS晶体管的栅极，用于接收所述低于电源电压的电压的时钟信号的反相版本的第二反相器连接到所述第二NMOS晶体管的栅极，并且用于输出刷新时钟信号的第三反相器连接到所述第二PMOS晶体管和所述第二NMOS晶体管之间的节点。
13.按照权利要求1的刷新时钟信号产生器，其中，所述第一电流消耗大于所述第二电流消耗。
14.按照权利要求13的刷新时钟信号产生器，其中，当温度高时随着温度升高第一电流消耗增加，当温度低时随着温度降低第二电流消耗降低。
15.一种半导体存储器，包括自刷新控制信号产生器，用于计数自刷新周期以产生自刷新控制信号；刷新时钟信号产生器，用于响应于所述自刷新控制信号而产生刷新时钟信号；刷新地址产生器，用于响应于所述刷新时钟信号而产生刷新行地址；行解码器，用于响应于所述刷新行地址而产生用于选择多条字线之一的字线选择信号；以及存储单元阵列，包括连接到字线的多个存储单元，并且响应于字线选择信号而对连接到所选择的字线的存储单元执行刷新操作，其中，所述刷新时钟信号产生器包括电压产生器，用于接收电源电压以产生低于所述电源电压的电压；环形振荡器，其响应于所述自刷新控制信号而被使能，包括奇数数量的至少三个反相器，当所述半导体存储器的温度高时具有第一电流消耗，当所述温度低时具有第二电流消耗，并且产生其周期随温度降低而增加的时钟信号；电平移动器，用于将具有所述低于电源电压的电压的时钟信号转换为具有电源电压的电平的刷新时钟信号。
16.按照权利要求15的半导体存储器，其中，所述至少三个反相器是级联的至少三个伪NMOS反相器；并且环形振荡器包括复位晶体管，用于响应于所述自刷新控制信号而复位所述时钟信号。
17.按照权利要求16的半导体存储器，其中，每个伪NMOS反相器包括PMOS晶体管和NMOS晶体管，它们串联在所述低于电源电压的电压和地电压之间，其中，所述PMOS晶体管的栅极连接到地电压，前一个反相器的输出信号被施加到所述NMOS晶体管的栅极，并且所述PMOS晶体管和所述NMOS晶体管工作在弱反相区域中。
18.按照权利要求16的半导体存储器，其中，每个伪NMOS反相器包括第一PMOS晶体管和NMOS晶体管，它们串联在所述低于电源电压的电压和地电压之间；分别与所述第一PMOS晶体管并联的保险器；第二PMOS晶体管，其分别与所述第一PMOS晶体管并联，并且由控制信号控制，其中，第一PMOS晶体管的栅极连接到地电压，并且前一个反相器的输出信号被施加到所述NMOS晶体管的栅极，所述第一PMOS晶体管和所述NMOS晶体管工作在弱反相区域中。
19.按照权利要求18的半导体存储器，其中，所述刷新时钟信号产生器还包括模式设置电路，用于在模式设置操作期间响应于模式设置命令而接收外部施加的代码，以产生至少一个控制信号。
20.按照权利要求15的半导体存储器，其中，所述至少三个反相器是级联的至少三个伪PMOS反相器；所述环形振荡器包括复位晶体管，用于响应于所述自刷新控制信号而复位所述时钟信号。
21.按照权利要求20的半导体存储器，其中，每个伪PMOS反相器包括PMOS晶体管和NMOS晶体管，它们串联在所述低于电源电压的电压和地电压之间，其中，向所述NMOS晶体管的栅极施加所述低于电源电压的电压，前一个反相器的输出信号被施加到所述PMOS晶体管的栅极，并且所述PMOS晶体管和所述NMOS晶体管工作在弱反相区域中。
22.按照权利要求20的半导体存储器，其中，每个伪PMOS反相器包括第一NMOS晶体管和PMOS晶体管，它们串联在所述低于电源电压的电压和地电压之间；分别与所述第一NMOS晶体管并联的保险器；第二NMOS晶体管，其分别与所述第一NMOS晶体管并联，并且由控制信号控制，其中，第一NMOS晶体管的栅极连接到所述低于电源电压的电压，并且前一个反相器的输出信号被施加到所述PMOS晶体管的栅极，所述第一NMOS晶体管和所述PMOS晶体管工作在弱反相区域中。
23.按照权利要求22的半导体存储器，其中所述刷新时钟信号产生器还包括模式设置电路，用于在模式设置操作期间响应于模式设置命令而接收外部施加的代码以产生至少一个控制信号。
全文摘要
本发明提供了一种半导体存储器及其刷新时钟信号产生器。该半导体存储器的刷新时钟信号产生器包括电压产生器，用于接收电源电压以产生低于电源电压的电压；环形振荡器，其响应于自刷新控制信号而被使能，包括奇数数量的至少三个反相器，当半导体存储器的温度高时具有第一电流消耗，当所述温度低时具有第二电流消耗，并且产生其周期随温度降低而增加的时钟信号；电平移动器，用于将具有该低于电源电压的电压的时钟信号转换为具有电源电压的电平的刷新时钟信号。
文档编号G11C11/406GK1913036SQ20061008778
公开日2007年2月14日 申请日期2006年6月7日 优先权日2005年8月10日
发明者徐恩圣 申请人:三星电子株式会社